Устройства управления центрального процессора
Сущность и обобщенная структурная схема управляющего устройства с жесткой логикой. Способы организации операционной части микрокоманды в управляющих автоматах с микропрограммной логикой. Выполнение команд и язык микроопераций центрального процессора.
| Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
| Вид | реферат |
| Язык | русский |
| Дата добавления | 06.11.2010 |
| Размер файла | 115,2 K |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
УСТРОЙСТВА УПРАВЛЕНИЯ ЦЕНТРАЛЬНОГО ПРОЦЕССОРА
1 ЦУУ с жесткой логикой
Управляющее устройство с жесткой логикой (аппаратный тип) - представляет собой логическую схему, вернее совокупность логических схем, вырабатывающих распределенные во времени функциональные управляющие сигналы. Изменить логику работы у таких управляющих автоматов можно, только переделав схему. Множество состояний таких управляющих автоматов задается набором запоминающих элементов (ячеек памяти), а функции переходов и выходов - реализуются набором логических элементов. При синтезе таких управляющих автоматов применяются законы алгебры логики. Синтез комбинационной схемы (КС) автомата происходит в несколько этапов.
построение таблицы истинности;
построение функций переходов и выходов;
минимизация функций переходов и выходов;
построение схемы в требуемом элементном базисе.
Обобщенная структурная схема автомата с жесткой логикой приведена на рис. 1.
Рис. 1
Состояние счетчика тактов, входящего в структурную схему автомата с жесткой логикой (рис. 1), представляет собой номер такта от 1 до N. DC тактов формирует на i-ом выходе единичный сигнал при i-ом состоянии счетчика тактов, то есть во время i-ого такта. DC кода операции вырабатывает единичный сигнал на j-ом выходе, если исполняется j-ая команда. Логические схемы образования функциональных сигналов возбуждают формирователи функциональных управляющих сигналов для выполнения требуемых в данном такте микроопераций. Принцип построения логической схемы образования функциональных сигналов и формирования выходящих управляющих сигналов отражен на рис 2.
Здесь показан фрагмент схемы, обеспечивающей выработку управляющего сигнала vk в i-м и n-м тактах выполнения j-й команды. В общем случае значения управляющих сигналов зависят еще и от оповещающих сигналов, отражающих ход вычислительного процесса. Эти оповещающие сигналы поступают от операционных блоков ЭВМ. Для реализации этих зависимостей элементы, представленные на рис. 2, берутся многовходовыми и на них заводятся требуемые сигналы логических условий.
Схема формирования тактовых сигналов (датчик тактовых сигналов) может строиться на основе использования регистра сдвига, по которому двигается одна единица, что не требует использования дешифратора.
2 ЦУУ с микропрограммной логикой
В управляющих автоматах с микропрограммной логикой каждой выполняемой машинной операции ставится в соответствие совокупность хранимых в памяти слов - микрокоманд.
Последовательность микрокоманд образует микропрограмму, хранимую в специальной памяти микропрограмм.
Каждая микропрограмма состоит из определенной последовательности микрокоманд, которые после выборки из памяти преобразуются в набор управляющих сигналов.
В таких автоматах блок управления операциями (БУО) выполняет функцию блока хранения и выборки кодов микрокоманд. В машинном такте производится выборка требуемой микрокоманды, выдача сигналов микроопераций, формирование адреса следующей микрокоманды.
Микрокоманда содержит операционную и адресную части. Операционная часть микрокоманды содержит информацию о микрооперациях, выполняемых в различных блоках ЭВМ в течение одного машинного такта под управлением данной микрокоманды. В адресной части микрокоманды находится информация, необходимая для формирования адреса следующей микрокоманды.
Существуют различные способы организации операционной части микрокоманды:
горизонтальное микропрограммирование;
вертикальное микропрограммирование;
смешанное микропрограммирование.
При горизонтальном микропрограммировании, каждому разряду операционной части микрокоманды ставится в соответствие один управляющий сигнал, под действием которого выполняется соответствующая микрооперация.
Достоинства горизонтального микропрограммирования:
нет необходимости в преобразовании операционной части микрокоманды в УС.
сокращаются затраты времени на формирование УС.
Недостатки горизонтального микропрограммирования:
большая длина операционной части микрокоманды, что ведет к значительным затратам памяти микропрограмм.
В случае вертикального микропрограммирования из операционной части микрокоманды считывается двоичный код, равный номеру управляющей точки (код микрооперации) в которую необходимо послать управляющий сигнал. Операционная часть микрокоманды должна содержать N полей, где N - максимальное количество совместно выполняемых в каждом такте микроопераций. Разрядность каждого поля операционной части микрокоманды определяется по формуле m ? log2 М, где М - число управляющих точек ЭВМ, равное числу управляющих сигналов. После считывания микрокоманды, код микрооперации расшифровывается дешифратором, и на одном из его выходов формируется управляющий сигнал.
Достоинством вертикального микропрограммирования:
уменьшение длины микрокоманды,
сокращаются затраты микропрограммной памяти.
Недостатки:
наличие сложных дешифраторов на большое число микроопераций,
в каждой микрокоманде указывается не больше N микроопераций, что приводит к увеличению длины микропрограмм, а значит и к уменьшению быстродействия ЭВМ.
В наше время распространение получили устройства управления со смешанным микропрограммированием, иначе называемым горизонтально-вертикальным.
Длина операционной части в этом случае равна
, где
Mi - число микроопераций, представленных в i-ом поле.
С целью уменьшения длины операционной части микрокоманды может применяться косвенное кодирование микрооперации: в операционную часть микрокоманды с этой целью вводят дополнительные поля, содержимое которых может изменять коды микрооперации основных полей, то есть выходы дешифратора дополнительных полей используются для управления дешифратором основных полей. Косвенное кодирование уменьшает длину микрокоманды, но снижает быстродействие из-за потери времени на дешифрацию дополнительных полей.
Существуют два вида адресации микрокоманд:
принудительная адресация;
естественная адресация.
При естественной адресации адрес следующей микрокоманды принимается равным увеличенному на единицу адресу предыдущей микрокоманды. В этом случае отпадает необходимость во введении адресной части в каждую микрокоманды. Если микрокоманды идут в естественном порядке, то процесс адресации реализуется счетчиком адреса микрокоманды. Для организации безусловных или условных переходов в микропрограмму включаются дополнительные управляющие микрокоманды.
Принудительная адресация микрокоманды заключается в том, что в каждой микрокоманде указывается адрес следующей микрокоманды. Адрес следующей микрокоманды может задаваться безусловно, независимо от значений признаков (осведомительных сигналов, отображающих текущее состояние операционных блоков процессора) или выбираться по условию, определяемому текущими значениями осведомительных сигналов. Для этого в адресную часть МК кроме адресных полей включаются поля для задания условий (осведомительных сигналов).
Обобщенная структура блока микропрограммного управления (БМУ) представлена на рис. 4.
Формирователь адреса микрокоманды (ФАМ) - предназначен для формирования адреса следующей микрокоманды с учетом множества осведомительных сигналов {X} из операционных блоков ЭВМ и адресной части (АЧ) предыдущей микрокоманды.
Микропрограммная память (МПП) хранит микрооперации и по сформированному адресу в каждом такте выдает значение кода очередной микрокоманды, которая записывается в регистр микрокоманд (РМК). С точки зрения физической реализации управления МПП делится на два вида: память с постоянно записанной информацией и память, допускающая перезапись информации. Память с постоянно записанной информацией (ПЗУ) работает только на чтение информации и, как правило, является более быстродействующей и простой по управлению, нежели память с перезаписью. В то же время память, допускающая перезапись, предоставляет больше дополнительных возможностей для повышения эффективности работы процессора за счет постоянного совершенствования алгоритмов выполнения операций.
Поля операционной части (ОЧ) при необходимости дешифруются дешифраторами ДШ1 - ДШ1N для выработки множества управляющих сигналов {Y}.
Первоначальное обращение к командам микропрограммы осуществляется по начальному адресу (НА), который соответствует коду операции выполняемой команды.
Использование в составе устройства управления блока микропрограммного управления (в качестве блока управления операциями) приводит к двухуровневому принципу управления процессом обработки данных:
1-ый уровень - система команд ЭВМ (программное управление).
2-ой уровень - микропрограммное управление.
Возникает задача организации перехода от одного уровня к другому.
Проследить решение этой задачи можно по упрощенной схеме процессора с микропрограммным управлением (рис.5).
По содержимому счетчика адреса команд (СЧАК) из памяти программ (кэш-памяти) выбирается команда и записывается в регистр команд (РК). Код операции из РКОП подается на дешифратор начального адреса (ДШНА), который на выходе формирует адрес первой микрокоманды микропрограммы, соответствующей данному коду операции. ДШНА реализуется на ПЗУ или ПЛМ (программируемой логической матрице). Под управлением микрокоманд выполняются все последующие действия. Адрес операнда из регистра адреса РА передается в память данных, осуществляется выборка операнда и занесение его в регистр общего назначения (СОЗУ) или в АЛУ. В АЛУ выполняется определенная микропрограммой операция, результат записывается в РОН или память данных.
Для RISC процессоров выгоднее использовать аппаратное управление (автоматы с жесткой логикой). Для расширенного набора сложных команд, как, например, в CISC процессорах, наиболее эффективно (с точки зрения затрат на оборудование) микропрограммное управление. Однако оно приводит к уменьшению быстродействия, так как увеличивается время, затрачиваемое на выработку управляющих сигналов. Главный же плюс микропрограммного управления - гибкость, позволяющая наращивать систему команд процессора путем изменения содержимого микропрограммной памяти.
Пример - технология MMX. В процессор Pentium были добавлены 57 новых команд. Аппаратные средства остались без изменения.
3 Процедура выполнения команд
Стандартные фазы работы ЦП включают в себя:
выборку команды, вычисление адреса и выборку операндов,
выполнение команды и запись результатов,
обработку прерывания,
изменение состояния процессора и системы в целом.
Выборка команд - передача содержимого счетчика команд в регистр адреса памяти, считывание команды из основной памяти в регистр команды, модификация содержимого счетчика команд для выборки следующей команды.
Выборка операнда - вычисление адреса и обращение в основную память или к регистру локальной памяти. Операнд считывается и принимается в регистр АЛУ.
Выполнение команды (арифметическая операция) - инициализация кодом операции цикла работы устройства управления, которое, в свою очередь, управляет работой АЛУ, регистров и схем сопряжения. Результат выполнения передается в локальную или основную память и процессор переходит к выборке и выполнению следующей команды.
Использование конвейера команд позволяет совместить различные этапы выполнения нескольких команд, что существенно увеличивают пропускную способность процессора, однако эффективность их использования зависит от управления (синхронизации), числа уровней обработки (ступеней конвейера). Опыт разработки ЭВМ общего назначения и проведенные исследования показывают, что технически и экономически целесообразной является совмещенная обработка 5-6 команд.
4 Язык микроопераций
Микрокоманда - совокупность микроопераций, выполняемых параллельно во времени.
Микрооперация - элементарная функциональная операция, производящая какое-либо элементарное действие над данными и выполняемая в течение одного тактового интервала (машинного такта). Понятие машинный такт используется для определения временных соотношений между различными этапами машинной команды. Границы такта задаются синхросигналами, вырабатывающимися специальными устройством - генератором синхросигналов.
Существуют разные уровни рассмотрения функционирования вычислительных устройств. Каждому уровню можно поставить в соответствие определенный язык формализованного описания.
Если требуется рассмотреть работу отдельного логического элемента или устройства на уровне электронных схем, то ее можно однозначно описать на языке дифференциальных уравнений для токов и напряжений.
Если рассматривать сложное устройство (параллельный сумматор), то в качестве языка описания лучше всего подойдет язык булевых функций. То есть мы вынуждены перейти на более общий уровень.
Язык микроопераций предназначен для описания цифровых вычислительных устройств, функционирование которых рассматривается на уровне регистров. Поэтому язык микроопераций также называют языком регистровых передач. С его помощью можно просто и наглядно описывать регистры, слова, массивы памяти, элементы и части машинных слов и массивов, элементы регистров и отдельные ячейки памяти, операции передачи машинных слов и частей слов.
Описание n-разрядного слова на языке микроопераций содержит его название - идентификатор и разрядный указатель. Разрядный указатель состоит из номеров старшего и младшего разрядов слова, разделенных знаком разделителя ?. Пример
Аналогичным образом описание регистра состоит из названия (идентификатора) и разрядного указателя.
Например, описание регистра команды (РгК) и его отдельных частей (подрегистров) можно записать следующим образом:
РгК[031],
РгК[07] или РгК[КОП],
В разрядном указателе регистра можно указать идентификатор части слова, а значение отдельного разряда регистра можно выделить и так:
РгК[6].
Совокупность линий (цепей), предназначенных для передачи слова, или, в более общем случае кодов и сигналов, объединенных общим функциональным назначением (например, адрес операнда), называется шиной. Шина, по которой в устройство поступает во внешнюю среду или из внешней среды подается слово (адрес операнда, операнд, команда), описывается также как и регистр и слово, идентификатором и разрядным указателем. Например, описание шины, по которой подается 24-разрядный адрес: .
Описание массива (памяти), состоящего из слов одинаковой длины, содержит их название-идентификатор и в скобках наименьшие и наибольшие номера слов или нижнюю и верхнюю границы массива (наименьшие и наибольшие номера ячеек памяти), а также порядок нумерации разрядов в словах.
Пример описания модуля памяти:
,
то есть модуль 2 оперативной памяти (массив) содержит r n-разрядных ячеек (слов). Соответственно j-ое слово (n-разрядная ячейка памяти) и i-ый разряд памяти (столбец массива) представляются соответственно:
и .
Микрооперация осуществляет некоторое элементарное преобразование над данными. Это преобразование может быть логическим (выполняется над операндом поразрядно), арифметическим или функциональным. Например, это может быть сдвиг, операция счета, передача из одного регистра в другой, операции «логическое ИЛИ» над двумя операндами. Микрооперация описывается микрооператором, описание это выглядит так
, где
G - метка микрооперации,
`:' - разделитель,
остальное - микрооператор.
Правая часть микрооператора, после знака `:=', называется формулой микрооператора.
Знак `*' - знак, определяющий преобразование над данными, которое осуществляет данная микрооперация.
Действие микрооператора состоит в том, что в конце такта выполнения микрооперации в регистре (на шине и другие), описанном в левой части микрооператора, устанавливается слово, полученное в результате преобразования над начальными значениями операндов, указанных в формуле микрооператора. В частном случае, если микрооперация состоит в передаче слова, формула микрооператора содержит лишь описание слова, точнее, регистра (или части регистра) из которого происходит передача.
Пример: Прием из регистра команды в регистр адреса РгА второго операнда А2 можно представить в виде:
Или в более простой форме:
На схеме жирной стрелкой показан управляющий сигнал, вызывающий выполнения данной микрооперации. Управляющий сигнал принимает только два значения: 1 - микрооперация возбуждается, 0 - микрооперация не возбуждается. Один управляющий сигнал может инициировать выполнение нескольких микроопераций. Тогда микрооператоры, описывающие последние, записываются подряд и отделяются друг от друга запятыми.
Пример:
В одном такте выполняется прием в регистр В содержимого счетчика команд и прием содержимого регистра D в счетчик команд. Точка с запятой разделяет микрооператоры, выполняемые в разных тактах.
Подобные документы
Разработка устройства логического управления (контроллер) промышленного назначения с "гибкой" (программируемой) логикой. Технические характеристики устройства. Структурная схема и конструкция контроллера. Нормирование сигналов, алгоритм управления.
курсовая работа [2,0 M], добавлен 21.10.2012Описание форматов команд и обрабатываемых данных. Содержательная ГСА функционирования центрального обрабатывающего устройства, его структурная схема. Архитектура внешних выводов процессорного блока. Синтез управляющего автомата. Кодирование операций.
курсовая работа [1,4 M], добавлен 17.12.2013Методика и основные этапы разработки устройства формирования управляющих сигналов с "жесткой" логикой работы. Особенности применения современных электронных компонентов при разработке электронных устройств, способы оформления технической документации.
курсовая работа [557,0 K], добавлен 04.01.2014Синтез цифровых схем, выбор элементной базы и анализ принципов построения управляющих автоматов с жесткой логикой. Граф-схемы алгоритмов умножения и деления чисел. Создание управляющего автомата типа Мили; выбор триггера, кодирование сигналов автомата.
курсовая работа [1,8 M], добавлен 18.09.2012Теоретические основы процессоров. Построение процессоров и их общая структура. Цифровые автоматы. Расчёт количества триггеров и кодирование состояний ЦА. Структурная схема управляющего устройства. Построение графа функционирования управляющего устройства.
курсовая работа [85,0 K], добавлен 08.11.2008Принципы организации управляющих автоматов. Разработка и проектирование автомата с жесткой и программируемой логикой. Разработка таблицы прошивки ПЗУ для УА с естественной адресацией микрокоманд. Структурный и абстрактный синтез управляющего автомата.
курсовая работа [508,5 K], добавлен 16.03.2011Разработка структурной и принципиальной схемы микропроцессора. Подключение шины адреса, данных и управления к соответствующим блокам на схеме. Формирование блока устройства памяти (ОЗУ и ПЗУ) и подключение его к шинам блока центрального процессора.
контрольная работа [220,5 K], добавлен 08.07.2012Структурная схема устройства управления. Алгоритм работы микроконтроллера в его составе. Строение центрального процессорного элемента – микроконтроллера AVR семейства Classic. Принципиальная схема устройства, расчет временных параметров ее работы.
курсовая работа [636,5 K], добавлен 03.12.2013Проектирование операционного устройства, реализующего получение операнда и результата. Алгебраическое вычитание для чисел с фиксированной точкой в простых дополнительных кодах. Канонический метод синтеза автоматом комбинационных схем с жесткой логикой.
курсовая работа [1,7 M], добавлен 08.06.2011Исследование структурной схемы цифрового автомата и операционного устройства. Алгоритм функционирования цифрового автомата в микрооперациях. Кодирование его состояний. Характеристика функций возбуждения триггеров и формирования управляющих сигналов.
курсовая работа [3,6 M], добавлен 06.12.2013
