Министерство образования Российской Федерации

Сибирский государственный технологический университет

Факультет автоматизации и информационных технологий

Кафедра автоматизации производственных процессов

Курсовая работа

Выбор технических средств и разработка рабочей программы для системы сбора данных и управления на базе открытой магистрально-маркерной сети микропроцессорных контроллеров серии КОНТРАСТ «КР300»

Руководитель:

Гофман П.М.

Выполнил:

студент гр. 22-02

Марковцев Я.А.

Задание на проектирование

Спроектировать информационно- управляющую систему технологическими объектами на базе открытой магистрально-маркерной локальной сети , включающую в себя четыре объекта управления, на каждом из которых установлен микропроцессорный контроллер серии КОНТРАСТ «КР300» ( ЗАО «КОНТРАСТ, г. Чебоксары »), а также персональные компьютеры операторов -технологов.

Предусмотреть:

1. Передачу трех дискретных сигналов объекта N 3: х3.1, х3.2, х3.3 и дискретный сигнал объекта N2 - х2.1 на дискретные выходы контроллера N2.

2. Аналоговое ПИД- регулирование величины соотношения параметров (расходов) х2.1ан и х3.2ан. Управлять параметром х3.2 ан., стабилизировать х2.1. переход ПИД- регулятора контроллера N 2 в ручной режим при выполнении условия: у = f(х1, х2.1, хЗ.1, х4.1) =0; запись значений хЗ.1ан. и х3.2ан. в оперативную память в момент возникновения события у=1

3. Индикацию состояния дискретных переменных х1.1, х4.1, хЗ.1 х4.2 на ПК объекта N 3.

4. Отключение контроллера №3 от сети при выполнении условия хЗ.1=1.

5. Передачу всех перечисленных параметров к персональным компьютерам. Рекомендуемые алгоритмы: ОКР, ЗДН, РУЧ, РАН, ВА, АВ, ВИН, ИНВ, ИНР, ДВ, ВД, РЕС, АВР, ССО, КОР, логических операций, шифрации и дешифрации переменных.

Примечание: логическую функцию у=f(х1.1, х2.1, х3.1, х4.1) следует предварительно минимизировать.

Обеспечить резервирование контроллеров, не подключенных к ПК

Подвариант

№ п/в	№№ слотов УСО или БУСО, выделенных для данного подварианта	Номера ПК “верхнего” уровня управления, подключенных к магистральной маркерной сети
	Аналог. вх/вых	Дискр. вх/вых	ПК1.	ПК2	ПК3	ПК4
3	2/5	6/8		*

Логическая функция

Содержание проекта

1. Структурная схема системы управления

2. Выбор номенклатуры и размещение модулей ввода/вывода

3. Определение внешних интерфейсов

4. Выбор модификации

5. ФАБЛ- программа

5.1 Размещение алгоритмов по алгоблокам

5.2 Назначение и краткое описание применяемых алгоритмов

5.3 Конфигурирование

5.3.1 Блок-схема взаимосвязей алгоблоков в соответствии со структурой решаемой задачи

5.3.2 Таблица технологической программы

6. Системные параметры

7. Временные параметры

8. Настройка параметров алгоблоков

Список использованных источников

1. Структурная схема системы управления

Номера контроллеров совпадают с номерами объектов автоматизации, каждый из которых имеет блок БУСО, одного персонального компьютера (АРМ операторов-технологов). Контроллеры объединены в маркерную сеть «МАГИСТР» по интерфейсу RS-485 через маркерный канал (МК). С персональным компьютером контроллер 2 соединяются через шлюзовые каналы (ШК) по интерфейсу RS-232 через преобразователь интерфейса. Резервирование контроллеров 1,2 и 3 осуществляется по ШК с интерфейсом RS-485.

Рисунок 1. - Структурная схема системы управления

2. Выбор номенклатуры и размещение модулей ввода/вывода

Исходя из задания на курсовую работу, выбираем необходимые модули ввода/вывода и их размещение.

Нам, необходимы 4 модуля УСО (для каждого из контроллеров) содержащие:

1) Аналоговые входы

2) Аналоговые выходы

3) Дискретные входы

4) Дискретные выходы

Модули выбираются из таблицы:

Таблица 1 - Модули УСО

Код модуля	Тип	Число входов - выходов
0	-	модуль отсутствует
1	МАС	8 аналоговых входов и 2 аналоговых выхода
2	МДА	8 аналоговых входов и 4 дискретных выхода
3	МСД -00 (0/16)	16 дискретных выходов
4	МСД -0 (4/12)	4 дискретных входа и 1 2 дискретных выходов
5	МСД -02 (8/8)	8 дискретных входов и 8 дискретных выходов
6	МСД -03 (12/4)	12 дискретных входов и 4 дискретных выхода
7	МСД -04 (16/0)	16 дискретных входов
8	МАВ	8 аналоговых выходов

Исходя из этого, размещаем выбранные модули в выделенные для них слоты:

Таблица 2 - Размещение модулей УСО

№ слота	Тип	Размещение
3	МАС	УСО
4	МАВ	БУСО
5	МСД -04 (16/0)	БУСО
7	МСД -00 (0/16)	БУСО

3. Определение внешних интерфейсов

Общая характеристика сети

Программно-аппаратные средства контроллера поддерживают их функционирование в составе локальной сети МАГИСТР.

Сеть МАГИСТР обеспечивает:

· прием, транспортировку и исполнение команд и запросов верхнего уровня при настройке и программировании контроллеров с помощью программного пакета ИСТОК;

· прием, транспортировку и исполнение команд и запросов верхнего уровня по контролю и управлению оперативными параметрами контроллеров от SCADA-систем (АРМ технолога-оператора);

· обмен данными между контроллерами в реальном времени без поддержки верхнего уровня.

Сеть МАГИСТР относится к классу дейтаграммных сетей (без установления соединений), введенных комитетами по стандартам локальных сетей IEEE в стандарты IEEE 802. И имеет следующие свойства:

· единые для разных топологий бит-ориентированные кодонезависимые протоколы уровня управления

логическим звеном данных LLC (структура сообщений);

· два типа протоколов уровня управления доступом к среде MAC;

· единый способ адресации устройств.

Сеть МАГИСТР обеспечивает возможность построения любой из следующих версий сетей:

1. Радиальная сеть (соединение "точка-точка").

2. Магистральная сеть (многоточечное соединение типа "моноканал") с выделенным ведущим.

3. Магистральная сеть (многоточечное соединение типа "моноканал") с маркерным равноранговым управлением (маркерная сеть).

Маркерная версия сети МАГИСТР (Рисунок 1.) является наиболее универсальной и производительной. В маркерной сети контроллеры объединяются между собой магистральным (общим) каналом МК (многоточечное соединение), а подключение к верхнему уровню осуществляется через шлюзовые каналы ШК одного или нескольких контроллеров и выделенные каналы устройства верхнего уровня, то есть маркерная сеть совместно с верхним уровнем представляет собой комбинированную радиально-магистральную структуру.

Все контроллеры сети должны иметь разные сетевые номера и одинаковую скорость каналов МК. Каналы ШК разных контроллеров могут иметь индивидуальные тип интерфейса и скорость передачи данных. Маркерная сеть может быть закрытой или открытой. Физический уровень закрытой сети обеспечивается магистральным каналом МК с интерфейсом RS-485. В закрытой сети контроллеры обмениваются информацией между собой, при этом шлюзовой канал не используется. Канал МК имеет топологию “общая шина” с интервально-маркерным методом доступа к ней, который обеспечивает режим “плавающего” ведущего (мастера) сети и автоматическое восстановление синхронизации сети (назначение нового ведущего) при потере маркера. Любое передаваемое по каналу МК сообщение принимается одновременно всеми контроллерам канала. При этом и передача, и прием сообщения осуществляется в режиме прямого доступа к памяти процессора, без программного обслуживания, что резко сокращает время, затрачиваемое процессором на прием и передачу сообщений, и благодаря этому обеспечивается возможность работы МК на высоких скоростях. Принятое сообщение обрабатывается контроллером, если оно к нему относится, в противном случае игнорируется.

Физический уровень открытой сети обеспечивается магистральным каналом МК и шлюзовым каналом МК с интерфейсом RS-232C/ИРПС/RS-485. В открытой сети контроллеры обмениваются информацией между собой, и, кроме того, к каждому контроллеру может быть подключен по каналу ШК внешний абонент, при этом внешнему абоненту любого контроллера информационно доступны все другие контроллеры сети.

Резервирование контроллеров в маркерной сети осуществляется через канал ШК, поэтому резервированных контроллер не может выполнять функции шлюза сети.

Маркерную сеть целесообразно использовать в случаях, когда необходимы:

1. Решение в реальном времени различными контроллерами сети сильно связанных по информации задач, требующих интенсивного обмена данными между собой без участия верхнего уровня.

2. Высокая динамика обмена данных контроллеров сети с верхним уровнем. В этом случае необходимые для передачи данные всей сети концентрируются без участия верхнего уровня на одном или нескольких контроллеров, которые связаны с верхним уровнем по каналам ШК. Верхний уровень считывает всю информацию сети за одно обращение к шлюзовому контроллеру. При этом резко снижается количество требуемых запросов с верхнего уровня, повышается информационная насыщенность сообщений и упрощается программное обеспечение верхнего уровня.

Маркерная сеть имеет следующие свойства:

· удобство расположения контроллеров на компактной территории;

· высокая живучесть сети;

· высокая интенсивность информационных обменов как между разными контроллерами, так и с верхним уровнем;

· высокая информационная насыщенность и эффективность сообщений;

· низкий расход кабельной продукции.

4. Выбор модификации

Контроллер КР-300 -- проектно-компонуемое изделие, модификации его определяются типом процессора, типами и количеством входящих в его состав модулей УСО, внешних блоков, клеммно-модульных соединителей и т.п. Все эти данные указываются в карте заказа.

Состав контроллера

Блок контроллера БК-300 ведет обработку информации в цифровой форме, организует программу всех алгоритмов управления, лицевой панели ПЛ, объединяет алгоритмы, „зашитые" в памяти контроллера, в систему заданной конфигурации, устанавливает в них требуемые параметры настройки. В состав блока контроллера БК входят модуль процессора ПРЦ-301 и до трех модулей ввода-вывода аналоговых и дискретных сигналов различного типа. На лицевой панели блока размещены органы оперативного контроля и управления. На задней панели расположены винт заземления, гнезда пяти разъемов: одного -- для подключения приборных цепей (питания, интерфейса, аварийных цепей), одного для подключения шины параллельного интерфейса, трех -- для подключения датчиков и исполнительных устройств (цепи УСО).

Блок БУСО-300 предназначены для увеличения числа входов-выходов контроллера. Каждый блок БУСО содержит до четырех модулей ввода-вывода аналоговых и дискретных сигналов. На лицевой панели блока находится ЛИ „питание". На задней панели блока расположены винт заземления и гнезда шести разъемов: одного -- для подключения БУСО к блоку БК, одного -- для подключения питания, четырех -- для подключения датчиков и исполнительных устройств (цепи УСО группы 1, 2, 3 и 4).

Блоки питания БП-Ш предназначен для питания блока БК, а также для подключения к контроллеру внешних интерфейсов. Блок питания БП-Ш подключается к промышленной сети переменного тока напряжением 220 В или 240 В и вырабатывает три нестабилизированных напряжения 24 В постоянного тока.

Эти напряжения используются для питания:

1) блока контроллера БК;

2) цепей дискретного входа-выхода БК;

3) цепей аналогового выхода БК;

4) интерфейсных цепей БК;

5) цепей аварийного выхода БК;

6) усилителей БУТ-10 и БУС-10.

Кроме того, блок питания БП-Ш имеет релейный выход, сигнализирующий об отказе блока контроллера БК.

Пульт контроллера ПК имеет два исполнения - встроенное и переносное. Оба исполнения имеют идентичный набор функций, описанный в настоящем разделе.

Встроенный пульт устанавливается в контроллер в качестве его лицевой панели и является неотъемлемой составной частью контроллера. Встроенный пульт предназначен для обслуживания только одного контроллера.

Переносной пульт выполнен в виде малогабаритного компактного устройства и в необходимых случаях подключается к разъему передней панели контроллера с помощью жгута. Переносной пульт предназначен для поочередного обслуживания нескольких контроллеров.

Передняя панель контроллера, кроме разъема для подключения пульта, имеет ламповые индикаторы (ЛИ) ОТК, РАБ, МК, ШК и переключатель ПУЛЬТ с двумя положениями - ОТКЛ и ВКЛ. ЛИ работают только при отключенном пульте и дублируют функции следующих ЛИ пульта: ОТК-ОТК, РАБ-РАБ, МК-3, ШК-4 (3 и 4 -в режиме индикации сети). ЛИ ПИТ индицирует наличие питания контроллера. При подключении и отключении пульта переключатель ПУЛЬТ должен находиться в положении ОТКЛ, при работе с пультом в положении ВКЛ, при этом гаснут все ЛИ передней панели контроллера.

Документация заказа

Оформление заказа на поставку контроллера осуществляется заполнением карты заказа.

1.Блок контроллера: БК - П - Ф -NNN - Х - У - Z

П = 1 . с встроенным пультом управления

П = 2 . без встроенного пульта управления

Ф = 0 (1) . отсутствие (наличие) у процессора твердотельного флэш - диска.

N, N, N . Код модулей УСО в соответствии с таблицей 2.1.

Х = 0 . выходной аналоговый сигнал отсутствует ;

Х = 5 (20) . выходной аналоговый сигнал 5 (20) мА ;

У = 0 . отсутствие соединителей МБС и КБС ;

У = 0,75 (1,5) - соединители МБС и КБС длиной 0,75 (,5) м ;

Z = 0 (1) - радиальный интерфейс RS-232C, ИРПС (RS-485).

2.Блок БУСО: БУСО - NNN - Х - У

N,N,N- Код модуля УСО в соответствии с таблицей 2.1.;

Х , У - аналогично БК .

3.Блок питания контроллера: БП - Ш - Х

Х = 0 - отсутствие шлюзового соединителя ШС и вилки соединителя РП1 5-23 ;

Х = 1 - наличие шлюзового соединителя ( 1 ,5 м ) ( RS-232C );

Х = 2 - наличие вилки соединителя РП15-23 ШК ( RS-232C, RS-485, ИРПС )

4.Блок питания: БП - 4М (БП1-/220).

5.Пульт: ПК - 300.

6.Преобразователь интерфейса: ПИ - Х

Х=1- преобразователь RS-232C/ RS-485

X=2-преобразователь RS-232C/ ИРПС .

Остальные модули в данной курсовой работе не рассматриваются.

Исходя из требуемой конфигурации карта заказа для каждого из контроллеров будет выглядеть:

Таблица 3 - Карта заказа

	Номера контроллеров
	1	2	3	4
1.Блок контроллера	БК-1-0-137-20-0,75-1	БК-2-1-137-20-0,75-1	БК-2-0-137-20-0,75-1	БК-1-0-137-20-0,75-1
3.Блок питания контроллера	БП-Ш-2	БП-Ш-2	БП-Ш-2	БП-Ш-2
4.Блок питания	БП-4М(БП1-/220)	БП-4М(БП1-/220)	БП-4М(БП1-/220)	БП-4М(БП1-/220)
5.Пульт	ПК-300.	ПК-300.	ПК-300.	ПК-300.
6.Преобразователь интерфейса	ПИ-1	-	-	ПИ-1

Таблица 4 - Выбранные модули УСО

Код модуля	Тип	Число входов - выходов
1	МАС	8 аналоговых входов и 2 аналоговых выхода
3	МСД -00 (0/16)	16 дискретных выходов
7	МСД -04 (6/0)	16 дискретных входов
8	МАВ	8 аналоговых выходов

5. ФАБЛ программа

5.1 Размещение алгоритмов по алгоблокам

При размещении алгоритмов в алгоблоках в большинстве случаев действуют два правила:

· любой алгоритм можно помещать в любой (по номеру) алгоблок;

· один и тот же алгоритм можно помещать в разные алгоблоки, т.е. использовать многократно.

5.2 Назначение и краткое описание применяемых алгоритмов

ОКР (Оперативный контроль регулирования)

Алгоритм применяется в том случае, если оперативное управление контуром регулирования должно вестись с помощью лицевой панели контроллера. Каждый контур (от 1 до 32) обслуживается своим алгоритмом ОКР. Алгоритм позволяет с помощью клавиш лицевой панели изменять режим управления, режим задания, управлять программным задатчиком, изменять выходной сигнал регулятора (в режиме ручного управления), изменять сигнал задания (в режиме ручного задатчика), а также контролировать сигналы задания и рассогласования, входной и выходной сигналы, параметры программы (при программном регулировании) и т.п.

Алгоритм ОКР помещается в любые алгоблоки. Номер контура, обслуживаемого данным алгоритмом, указывается его модификатором типа МТ=1-32.

Алгоритм имеет модификатор размера 0< МР<15. Модификатор размера задает вид и специфические параметры регулятора, а именно:

· является регулятор обычным или каскадным;

· имеет регулятор аналоговый или импульсный выход;

· предусматривается ли переход на внешнее задание;

· предусматривается ли режим дистанционного управления.

Если режимы каскадного регулирования, внешнего задания и дистанционного управления не предусматриваются, переключения в соответствующие режимы блокируются.

Алгоритм ОКР имеет 13 или 18 входов. Если задан обычный регулятор (МР<7), имеется только 13 входов, если задан каскадный регулятор (МР>8), имеется только 18 входов. Выходов алгоритм не имеет. Путем конфигурирования входов определяется, какие сигналы принимаются в качестве сигналов оперативного управления.

ВИН (Ввод интерфейсный сетевой)

Алгоритм применяется в тех случаях, когда контроллер должен принимать сигналы, поступающие в реальном времени на входы его интерфейсных каналов сетевого и радиального. Один алгоритм ВИН организует связь с одним абонентом-источником сети МАГИСТР, от которого можно принимать данные по нескольким (до 30) каналам. Если необходима связь с несколькими абонентами - источниками, в контроллере используется несколько алгоритмов ВИН.

Для приема через интерфейсный канал команд оперативного управления применения алгоритма ВИН не требуется.

Один алгоритм ВИН применяется для приема сигналов, поступающих от одного абонента-источника.

Номер абонента-источника, равный его сетевому номеру, задается на входе Nист при настройке алгоритма. Каждый абонент-источник может передавать несколько сигналов. Алгоритм ВИН выделяет из общего пакета этих сигналов требуемые (по номеру) сигналы и размещает их на своих выходах Y1...Ym. От одного абонента-источника сигналы могут приниматься по m каналам, при этом 0 < m < 30 и задается модификатором размера МР. Каждый канал принимает 4 байта данных, которые могут представлять собой одно значение любого типа.

Выделенные на выходах Yi сигналы затем могут обрабатываться другими алгоритмами, связанными по конфигурации с алгоритмом ВИН. При приеме упакованных значений обязательна предварительная их дешифрация при помощи соответствующих алгоритмов.

ИНВ ( Интерфейсный вывод сетевой)

Алгоритм применяется в тех случаях, когда контроллер должен передавать какие-либо сигналы в реальном времени через сетевой канал контроллера. Алгоритм может передавать данные по нескольким (до 30)каналам. Каждый канал передает 4 байта данных, которые могут представлять одно значение любого типа.

Алгоритм формирует новые значения в каждом цикле работы контроллера.

Сигналы, которые требуется передать через интерфейс, должны быть предварительно путем конфигурирования сформированы на входах Нi алгоритма. Число передаваемых сигналов 0<m<30 и задается модификатором размера МР.

В информационном пакете, передаваемом через интерфейс, сигналам приписываются номера, равные номерам соответствующих входов Нi. Так сигнал на входе Н1 получает номер 1, сигнал на входе Н2 - номер 2 и т.д. Весь пакет получает номер источника, равный сетевому номеру контроллера, устанавливаемому в процессе его программирования.

В одном контроллере задействуется лишь один алгоритм ИНВ.

ВА (Ввод аналоговый)

Алгоритм применяется для связи функциональных алгоритмов с аппаратными средствами аналогового ввода (АЦП). Номер слота контроллера, куда установлен модуль аналогового ввода, указывается модификатором типа МТ. Каждый алгоритм обслуживает до 8 аналоговых входов. Число обслуживаемых входов m устанавливается модификатором размера МР.

Помимо связи с АЦП, алгоритм ВА позволяет корректировать диапазон входного аналогового сигнала в двух точках, калибруя его по выбранной шкале (процентов, технических единиц и т.п.), а также фильтровать сигнал.

Алгоритм содержит несколько идентичных независимых каналов, число которых задается значением МР.

Каждый канал связан с соответствующим (по номеру) аналоговым входом контроллера. Эта связь образуется "автоматически", как только алгоритм ВА вводится в один из алгоблоков контроллера. К входному аналоговому сигналу добавляется сигнал смещения Хсм и полученная сумма умножается на коэффициент Км. Эти операции позволяют компенсировать смещение нуля и диапазона как АЦП, так и датчика, подключенного к контроллеру, а также выбрать необходимую шкалу параметра. Выходной сигнал канала равен:

Yi=(Xан.вх,i + Хсм,i) *Км,I

где Хан.вх,i - аналоговый входной сигнал, поступающий от АЦП на i-й канал. После коррекции осуществляется фильтрация сигнала путем ограничения скорости его изменения до максимально допустимого значения, установленного на входе V алгоритма. Масштаб времени при установке допустимой скорости задается в секундах и не зависит от масштаба времени контроллера. Время обслуживания одного канала аналогового ввода равно 40 ms. Время обновления аналоговых сигналов на выходе алгоритма равно 0,04*m, однако это время при любом m не может быть меньше времени цикла, с которым работает контроллер.Модификатор размера МР=00-08, модификатор типа МТ=01-19. Масштаб времени отсутствуют.

ЗДН (Задание)

Алгоритм применяется для формирования сигнала ручного задания в контуре регулирования. Через этот алгоритм к регулятору подключаются также программные задатчики и сигнал внешнего задания.

Алгоритм применяется в сочетании с алгоритмом ОКР.

Алгоритм содержит узел ручного задания, узел динамической балансировки, переключатель вида задания и переключатель программ.

Алгоритм имеет модификатор 0 < m < 40 , который определяет число независимых программных задатчиков, подключаемых к регулятору. Если программные задатчики не используются, то устанавливается m= 0.

С помощью переключателя вида задания выбирается один из трех видов задания:

· ручное задание ("РЗ"):

· программное задание ("ПЗ");

· внешнее задание ("ВЗ").

Для того, чтобы вид задания можно было изменять с помощью клавиш, расположенных на лицевой панели контроллера, номер алгоблока с алгоритмом ЗДН устанавливается на входе АЛБ здн алгоритма оперативного контроля ОКР. Такое подключение позволяет также с помощью клавиш лицевой панели управлять переключателем программ (см. также описание алгоритма ОКР).

Переключение на программное задание возможно, только если модификатор m > 0. Переключение на внешнее задание возможно, только если соответствующий режим предусмотрен в алгоритме ОКР, связанным с данным алгоритмом ЗДН.

В режиме ручного задания сигнал задания изменяется вручную. В режиме программного задания сигнал задания поступает со входов Хпр,i (на этих входах указываются алгоблоки с алгоритмами ПРЗ “Программный задатчик”). В режиме внешнего задания сигнал задания поступает с входа Хвн. Этот вход может быть подключен к выходу любого алгоблока, в частности - к алгоблоку ввода аналогового или интерфейсного. В этом случае сигнал внешнего задания поступает соответственно через аналоговый вход контроллера или через интерфейсный канал.

Алгоритм ЗДН содержит встроенный механизм статической и динамической балансировки.

Статическая балансировка действует только на узел ручного задатчика. Если статическая балансировка не включена (Ссб =0), сигнал, вырабатываемый узлом ручного задатчика, при переключениях режима

задания и отключении алгоритма не изменяется. При включенной статической балансировке (Ссб = 1) отключенный узел ручного задатчика отслеживает либо текущее задание (в режимах "ПЗ" и "ВЗ"), либо начальное значение, поступающее на выход алгоритма (в отключенном режиме). После включения ручного задатчика последнее значение сигнала задания запоминается, но затем это значение может быть изменено вручную.

Если включена динамическая балансировка (Сдб = 1), то при любых переключениях вида задания или отключении алгоритма ЗДН командой обратного счета узел динамической балансировки вырабатывает сигнал компенсации, с помощью которого выходной сигнал Yздн в первый момент после переключения сохраняется неизменным. Затем сигнал компенсации уменьшается (по модулю) до нуля с постоянной скоростью, задаваемой входом Vдб, при этом выходной сигнал Yздн плавно (безударно) переходит к текущему значению ручного, программного или внешнего задания.

ПОК (Пороговый контроль)

Алгоритм контролирует несколько (до 20) аналоговых сигналов, сравнивая каждый из них с двумя индивидуальными для каждого сигнала допустимыми значениями (нижним и верхним). Как правило, алгоритм используется вместе с алгоритмами ОКР или ОКЛ. В этом случае выход любого контролируемого сигнала за допустимые значения приводит к загоранию одного из индикаторов "ошибка контура" или "ошибка программы" на лицевой панели.

Алгоритм содержит 0<m<20 идентичных каналов, причем m задается модификатором.

В каждом канале входной сигнал Хi сравнивается с двумя уставками: верхней Хв,i и нижней Хн,i. Если Хн,i<Хi<Xв,i, то дискретный сигнал на выходе канала равен логическому 0. В противном случае этот сигнал равен логической 1.

Если хотя бы один из контролируемых сигналов достигнет заданной для него установки, выходной сигнал D=1, иначе D=0. На выходе N формируется номер выходного сигнала i, в котором Xi<Xн,i или Xi>Xв,i. В каждом канале предусмотрен фиксированный гистерезис, равный 0,2%. Если одновременно несколько сигналов достигли уставки, N равно младшему номеру из этих сигналов.

АРС (Архиватор событий)

Алгоритм используется для архивации данных на твердотельном флэш-диске процессора в момент возникновения какого либо события.

Организация и общие принципы функционирования алгоритма АРС аналогичны алгоритму АРХ, за исключением управления моментами записи входных сигналов на флэш-диск и структуры этих записей.

1. На вход 6 алгоритма вместо значения Тр (период регистрации) подается значение дискретного сигнала Сзап.

2. Запись на флэш-диск входных сигналов осуществляется (при прочих аналогичных условиях) не с периодом Тр, а в моменты, когда значение Сзап=1.

3. При чтении флэш-диска по команде абонента верхнего уровня информация выдается в следующей последовательности:

· номер алгоблока;

· номер передаваемого блока данных (данные передаются блоками по 116 байт);

· дата и время начала и конца регистрации;

· число записей;

· число входов алгоритма;

· состояние алгоритма;

· последовательность записей, каждая из которых содержит дату и время регистрации и зарегистрированные в этот момент данные в порядке номеров входов алгоритма.

РАН (20) - Регулирование аналоговое

Алгоритм используется при построении ПИД регулятора, имеющего аналоговый выход. Алгоритм как правило сочетается с пропорциональным исполнительным механизмом либо используется в качестве ведущего в схеме каскадного регулирования. Помимо формирования ПИД закона в алгоритме вычисляется сигнал рассогласования, этот сигнал фильтруется, вводится зона нечувствительности. Выходной сигнал алгоритма ограничивается по максиму и минимуму.

Функциональная схема алгоритма содержит несколько звеньев. Звено, выделяющее сигнал рассогласования, суммирует два входных сигнала , при этом один из сигналов масштабируется , фильтруется и инвертируется. Сигнал рассогласования е на выходе этого звена ( учета фильтра ) равен :

е =Х1 - Км * Х 2 ,

где Км - масштабный коэффициент.

Фильтр нижних частот первого порядка имеет передаточную функцию:

W(р) = 1 / (Тф*Р + 1) ,

где Тф - постоянная времени фильтра .

Зона нечувствительности не пропускает на свой выход сигналы , значения которых находятся внутри установленного значения зоны. Сигнал е2 на выходе этого звена равен:

е2= 0 при |е| <=ХД/2;

е2= (|е| - ХД/2)*signе при |е|Х>е/2 ,

где ХД - зона нечувствительности.

ПИД - выполняет пропорционально - интегральное - преобразование сигнала и имеет передаточную функцию :

W(p)=Кп [1+1/(Ти*р)+Кд*Ти*р/(1 +0.25*Кд *Ти*р)2],

где Кп, Ти, Кд - соответственно коэффициент пропорциональности, постоянная времени интегрирования и коэффициент времени дифференцирования, равный Кд =Тд/Ти(Кд*Ти>819) значение Тд=? Алгоритм РАН может использоваться в качестве ПД - или П-регулятора. В ПД -регуляторе устанавливается Ти=?. Если этот параметр установлен оператором вручную в режиме программирования, то интегральная ячейка аннулируется и при переходе в режим работы алгоритм формирует передаточную функцию:

W(p)=Кп [1+1/(Ти*р)+Кд*Ти*р/(1+0.25*Кд *Ти*р)2],

при этом , если Кд<=1, постоянная времени дифференцирования Тд=819 (c, мин, или час в зависимости от выбранного диапазона и масштаба времени); если Кд >1, то Тд=?. Для получения П -регулятора следует установить Ти=? и Кд =0. Свойства интегральной ячейки при этом остаются такими же , как в ПД -регулятора. Ограничитель ограничивает выходной сигнал алгоритма по максимуму и минимуму. Уровни ограничения устанавливаются коэффициентами Хмакс, Хмин. Помимо двух сигнальных входов Х1 и Х 2, алгоритм имеет 8 настроечных входов, которые задают параметры настройки алгоритма, и два управляющих входа для запрета изменения сигнала в большую или меньшую сторону. Диапазоны параметров настройки - стандартные для алгоритмов. Значение ХД<0 воспринимается алгоритмом соответственно как ХД= 0. Алгоритм имеет 4 выхода . Выход Y - основной выход алгоритма. На выходе Y формируется отфильтрованый сигнал рассогласования. Два дискретных выхода фиксируют момент наступления ограничения выходного сигнала Y. Логика формирования выходных дискретных сигналов определяется следующей таблицей (Y - сигнал на входе звена ограничения): Алгоритм будет правильно работать, только если Хмакс>X.

Режимы работы

Алгоритм относится к группе следящих.

Команда отключения вместе с значением начальных условий Y поступает на каскадный выход Y алгоритма. В режиме отключения работа алгоритма изменяется следующим образом:

· интегральная ячейка ПИД звена "заряжается" до значения

· Y = Y-K*2,

· Д - составляющая обнуляется;

· при выполнении необходимых условий входной сумматор переходит в режим обратного счета , при этом на каскадном входе Х1 формируется команда отключения и устанавливается значение начальных условий Хо=Км*2; эти сигналы передаются предвключенному алгоритму. В режим запрета алгоритм переходит в двух случаях:

· по собственной инициативе, когда выходной сигнал ПИД - вышел за установленные пороги ограничения;

· если команда запрета поступает извне на входы Сзб или Сзм.

В любом случае в режиме запрета блокируется изменение И -составляющей ПИД - в запрещенном направлении. В остальном работа алгоритма в режиме запрета не изменяется. При работе в отключенном режиме сигнал Yо, "навязанный" алгоритму извне, может выйти за пороги ограничения. Ограничитель не препятствует этому, но после перехода в стандартный режим изменение выходного сигнала возможно лишь в направлении, приближающем выходной к установленным порогам ограничения. После того, как выходной сигнал выйдет из области ограничения и вернется на линейный участок, выходного сигнал вновь может изменяться в обоих направлениях.

МЛО (Многовходовая логическая операция)

Алгоритм используется для выполнения логической операции над несколькими (до 99) дискретными сигналами. Тип логической операции - И, ИЛИ определяется модификатором типа МТ.

Алгоритм имеет m входных сигналов Сi и один выходной сигнал D. Число входов 0<m<99 и задается модификатором МР. При m=0 алгоритм является "пустым". Выходной сигнал:

D = С1 * C2 * ... * Cm.

ПЕР (Переключатель с дискретным управлением)

Алгоритм представляет собой многополюсный переключатель аналоговых сигналов, положение которого определяется дискретными сигналами, поступающими на вход алгоритма. Алгоритм используется для выбора одного из нескольких (до 49) сигналов. Если на аналоговых входах алгоритма заданы константы, то алгоритм может использоваться для дискретной установки требуемой константы.

Функциональная схема алгоритма представляет собой переключатель аналоговых сигналов. Если на всех дискретных входах С, управляющих положением переключателя, сигнал отсутствует (лог. 0), выходной сигнал Y=0. Если на какой-либо из дискретных входов подается дискретный сигнал Сi =1, выход алгоритма Y подключается к одноименному (по номеру индекса) аналоговому входу Хi.

Если дискретные сигналы подаются одновременно на несколько входов, приоритетен вход с младшим номером.

Сигнал на выходе Y равен сигналу на выбранном входе. Число на выходе N указывает номер выбранного входа.

Число переключаемых входов алгоритма задается модификатором 0<m<49. При изменении модификатора число входов изменяется парами: добавляется (или исключается) переключаемый вход и соответствующий ему дискретный вход. При m=0 алгоритм объявляется "пустым".

5.3 Конфигурирование

В разделе конфигурирование будет рассмотрена индикация состояния логической функции у = f(х1, х2, хЗ, х4) дискретных сигналов объектов N1,N3,N4 на лицевой панели контроллера N3. Для этого логическую функцию:

следует предварительно минимизировать. Для этого применяем карту Карно

Полученное минимизированное выражение:

5.3.1 Блок-схема взаимосвязей алгоблоков в соответствии со структурой решаемой задачи

Рис 2. Реализация логической функции.

Рис.3 Блок-схема контроллера №1

Рис.4 Блок-схема контроллера №2

Рис.5 Блок-схема контроллера №3

5.3.2 Таблица технологической программы

Таблица №5 Технологическая программа контроллера №1

№ алгоблока приемника	Алгоритм и его код	№ входа алгоблока - приемника	№ алгоблока - источника	Алгоритм и его код	№ выхода алгоблока - источника
02	ПОК (10)	01	04	ВА (10)	01
07	ИНВ (06)	03	02	ВА (10)	01
07	ИНВ (06)	02	02	ПОК (29)	02
07	ИНВ (06)	01	03	ПЕР (57)	01
01	ОКР (01)	12	03	ПЕР (57)	01
03	ПЕР (57)	01	02	ПОК (29)	01
03	ПЕР (57)	02	05	ВИН (05)	01
03	ПЕР (57)	03	06	ВИН (05)	01
03	ПЕР (57)	04	08	ВИН (05)	01

Таблица №6 Технологическая программа контроллера №2

№ алгоблока приемника	Алгоритм и его код	№ входа алгоблока - приемника	№ алгоблока - источника	Алгоритм и его код	№ выхода алгоблока - источника
08	ИНВ (06)	03	06	ВА (10)	01
08	ИНВ (06)	01	07	ПОК (07)	01
08	ИНВ (06)	02	07	ПОК (29)	02
07	ПОК (29)	01	06	ВА (10)	01
04	РАН (20)	01	06	ВА (10)	01
04	РАН (20)	02	05	ЗДН (24)	01
03	РУЧ (26)	02	04	РАН (20)	01
02	АВ (13)	01	03	РУЧ (26)	01
01	ОКР (01)	06	03	РУЧ (26)	01
01	ОКР (01)	02	06	ВА (10)	01
01	ОКР (01)	05	04	РАН (20)	02
01	ОКР (01)	13	05	ЗДН (24)	01

Таблица №7 Технологическая программа контроллера №3

№ алгоблока приемника	Алгоритм и его код	№ входа алгоблока - приемника	№ алгоблока - источника	Алгоритм и его код	№ выхода алгоблока - источника
09	ИНВ (06)	01	07	ПОК (29)	01
07	ПОК (29)	01	08	ВА (10)	01
05	АРС (124)	06	03	ВИН (05)	02
05	АРС (124)	06	04	ВИН (05)	02
05	АРС (124)	06	06	ВИН (05)	02
05	АРС (124)	06	07	ПОК (29)	01
05	АРС (124)	07	03	ВИН (05)	03
05	АРС (124)	08	04	ВИН (05)	03
05	АРС (124)	09	06	ВИН (05)	03
05	АРС (124)	10	08	ВА (10)	01
02	ПЕР (57)	01	03	ВИН (05)	01
02	ПЕР (57)	02	04	ВИН (05)	01
02	ПЕР (57)	03	06	ВИН (05)	01
02	ПЕР (57)	04	07	ПОК (29)	01
01	ОКР (01)	12	02	ПЕР (57)	02

Таблица №8 Технологическая программа контроллера №4

№ алгоблока приемника	Алгоритм и его код	№ входа алгоблока - приемника	№ алгоблока - источника	Алгоритм и его код	№ выхода алгоблока - источника
03	ИНВ (06)	01	02	ПОК (29)	01
03	ИНВ (06)	02	02	ПОК (29)	02
03	ИНВ (06)	03	01	ВА (10)	01
02	ПОК (29)	01	01	ВА (10)	01

6. Системные параметры

Таблица №9

Операции	Формат индикации	Параметры
Системный номер		N=0-15 системный номер 00-если не входит в состав локальной сети.
Режим интерфейса		N=01 информационный режим N=02 командный режим.

Таблица №10 Контроллер №1

№	Название операции	Форма индикации
00	Системный номер
01	Режим интерфейса

Таблица №11 Контроллер №2

№	Название операции	Форма индикации
00	Системный номер
01	Режим интерфейса

Таблица №12 Контроллер №3

№	Название операции
00	Системный номер
01	Режим интерфейса

Таблица №14 Контроллер №4

№	Название операции
00	Системный номер
01	Режим интерфейса

7. Временные параметры

Контроль и установка временных параметров (ЛИ “Т”) осуществляется в объеме таблицы стандартным способом. Установка временного диапазона возможна только в режиме “Программирование”.

Таблица№15

№	Название операции	Формат индикации	Параметры
00	Обнуление или ввод стандартной конфигурации	N1 N2	N1 = 00 запрет обнуления, ввода стандартных коэффициентов N1 - разрешение N2 - обнуление
01	Комплектность	N	N - код комплектности
02	Запрет изменения параметров и временной диапазон	N1 N2	N1 = 00 запрет изменения N1 = 01 разрешение N2 = 00 младший диапазон (с, мин) N2 = 01 старший диапазон (мин, ч)
03	Время цикла	T	Время цикла Т = (0,2 - 2) с

Таблица №16 Контроллер №1

№	Название операции	Формат индикации
00	Обнуление или ввод стандартной конфигурации
01	Комплектность
02	Запрет изменения параметров и временной диапазон
03	Время цикла

Таблица №17 Контроллер №2

№	Название операции	Формат индикации
00	Обнуление или ввод стандартной конфигурации
01	Комплектность
02	Запрет изменения параметров и временной диапазон
03	Время цикла

Таблица №18 Контроллер №3

№	Название операции	Формат индикации
00	Обнуление или ввод стандартной конфигурации
01	Комплектность
02	Запрет изменения параметров и временной диапазон
03	Время цикла

Таблица №19 Контроллер №4

№	Название операции	Формат индикации
00	Обнуление или ввод стандартной конфигурации
01	Комплектность
02	Запрет изменения параметров и временной диапазон
03	Время цикла

8. Настройка параметров алгоблоков

В этом режиме производится контроль констант и коэффициентов, установка коэффициентов на свободных входах. Настройка осуществляется в режиме работа, т.е. когда контроллер включается в контур управления.

Таблица №20 Параметры настройки

Сигналы и параметры настройки	Диапазон измерения	Тип данных
1. Аналоговый	0…100%	Вещественный
2. Временной	0…819с.,(мин.,час)	Вещественный
3. Числовой	-	Целое стандарт
4. Дискретный	-	Дискретный
5. Масштабный коэффициент	-15.99…15.99	Вещественный
6. Коэффициент пропорциональности	-15.99…15.99	Вещественный
7. Скорость изменения	% или тех.,/сек, мин, час	Вещественный
8. Длительность импульсов	сек	Вещественный
9. Технические единицы	-9999…9999	Вещественный

Алгоритм	№ входа	Наименование	Значение
РАН	03 04 05 06 07 08 09 10	Масштабный коэффициент, Км Время фильтрации, Тф Х<0 Коэффициент пропорциональности, Кп Постоянная времени интегрирования, Тинт Время дифференцирования, Тд Ограничения по максимуму, Хмакс Ограничения по минимуму, Хмин	-15,99 … 15,99 0…819 <0 -127,9 … 127,9 0…819 0…819 100 -100
ОКР	03 04	Технические единиц, соответствующие 0% Технические единицы, соответствующие 100%	0-100 0-100
АВ	05 06	Коэффициент смещения, Хсм Масштабный коэффициент, Км	-15.99 …15.99 -15.99 …15.99
ПОК	02 03	Верхняя граница Нижняя граница	9999 -9999
ВА	05 06	Коэффициент смещения, Хсм Масштабный коэффициент, Км	-15.99 …15.99 -15.99 …15.99

Таблица №21

Представление информации на ЦИ	Параметры
	N1 - номер алгоблока N2 - номер входа Х - значение константы или коэффициента

Таблица №22 Контроллер №1

№ алгоблока	Алгоритм и его код	№ входа алгоритма	Представление на ЦИ
04	ВА (10)	05
04	ВА (10)	06
02	ПОК (29)	02
02	ПОК (29)	03
01	ОКР (29)	03

Таблица №23 Контроллер №1

№ алгоблока	Алгоритм и его код	№ входа алгоритма	Представление на ЦИ
06	ВА (10)	05
06	ВА (10)	06
02	АВ (13)	05
02	АВ (13)	06
04	РАН (20)	03
04	РАН (20)	04
04	РАН (20)	05
04	РАН (20)	06
04	РАН (20)	07
04	РАН (20)	08
04	РАН (20)	09
04	РАН (20)	10
07	ПОК (29)	02
07	ПОК (29)	03
01	ОКР (29)	03

Таблица №24 Контроллер №3

№ алгоблока	Алгоритм и его код	№ входа алгоритма	Представление на ЦИ
08	ВА (29)	05
08	ВА (29)	06
02	ПОК (29)	02
02	ПОК (29)	03
01	ОКР (29)	03

Таблица №25 Контроллер №4

№ алгоблока	Алгоритм и его код	№ входа алгоритма	Представление на ЦИ
08	ВА (29)	05
08	ВА (29)	06
02	ПОК (29)	02
02	ПОК (29)	03

Список используемых источников

1. Гофман П.М., Султангараев Д.Р. ТСА. Технологическое программирование регулирующего микроконтроллера., Методическое указание для студентов специальности 2102 всех форм обучения к выполнению лабораторных и практическихработ - Красноярск СибГТУ, 1998.-40 с.

2. Контроллеры многофункциональные КР-300. Техническое описание и руководство по эксплуатации. КОНТ.42.457.00 РЭ 3 - Чебоксары, 1997.- 66 с.