Реалізації технології ЦДУ

РЕКОМЕНДАЦІЇ ЩОДО ПРАКТИЧНОЇ РЕАЛІЗАЦІЇ ТЕХНОЛОГІЇ ЦДУ В СИСТЕМАХ МОБІЛЬНОГО ЗВ'ЯЗКУ З ЦАР

3.1 Особливості обробки сигналів в системі мобільного зв'язку з ЦДУ

Як відомо, ємність СМЗ обумовлена кількістю абонентів, які вона може обслужити, є дуже важливою характеристикою. Тому значна частина зусиль при проектуванні, створенні й розвитку системи в більшості випадків спрямована саме на забезпечення досить високої ємності (табл. 3.1) [31]. Фактично й сам стільниковий зв'язок як такий, заснований на принципі повторного використання частот, з'явився у відповідь на потребу в побудові системи масового рухомого зв'язку при використанні жорстко обмеженої смуги частот. При цьому слід акцентувати увагу на основних шляхах підвищення ємності.

Перший - це вдосконалювання методів обробки сигналів, зокрема, перехід від аналогової обробки до цифрової, що супроводжується переходом до більше опробованих методів множинного доступу - від FDMA до TDMA й, імовірно, до CDMA, а в межах TDMA - перехід від повношвидкісного кодування мови до напівшвидкісного. Обмеженням на цьому шляху є, очевидно, характеристики CDMA - це коефіцієнт порядку 20 (по числу фізичних каналів) при переході від FDMA до CDMA.

Другий шлях - дроблення стільник, тобто перехід до менших стільник у районах з інтенсивним трафіком при тому ж коефіцієнті повторного використання частот. Число БС при цьому відповідно збільшується, а потужність випромінювання - як для базових, так і для рухомих станцій - знижується. Фактично той же ефект досягається й при використанні на БС секторних антен, наприклад з розподілом осередку на 3 сектори (при 120⁰ секторах) і використанням у кожному з секторів своєї смуги частот. Практично стільниці з радіусом менш 300...500 м незручні, тому що надмірно зростає потік передач обслуговування. Вихід проглядається у використанні багаторівневих (ієрархічних) схем побудови стільникової мережі з обслуговуванням у великих осередках (макростільниках), а в більш дрібних (мікростільниках, пікостільниках) - малорухомих абонентів, наприклад покупців у межах торгового центра.

Таблиця 3.1.

Порівняльні характеристики технологій СМЗ різних поколінь.

* - термін закінчення експлуатації визначається часом, коли прогнозований об'єм абонентів знизиться до 5-10% від загальної чисельності абонентів.

В деяких випадках може виявитися необхідним не дробити, а навпаки - укрупнювати стільники, якщо трафік настільки малий, що не забезпечує достатнього завантаження БС. Якщо при цьому радіус району перевищує номінальну дальність дії передавача базової й/або рухливої станції, для забезпечення зв'язку у вилучених частинах стільнику доводиться використати повторювачі, що виконують фактично роль ретрансляторів.

З точки зору впровадження технології ЦДУ на базі ЦАР в СМЗ слід враховувати обмеження на час, який відводиться на процес ЦДУ. Крім того, в залежності від реалізованих схемних підходів, наприклад, при яких проводиться спільна або роздільна сигналів за напрямом приходу та частотою (часом), це обмеження стосується й всього часу обробки інформації.

Важливим чинником коректного виконання процедур ЦДУ є використання високошвидкісних інтерфейсів для трансляції масивів відліків АЦП приймальних каналів на вхід сегменту, який відповідає за діаграмоутворення. З огляду на першорядне значення пропускної спроможності відповідних цифрових магістралей, слід насамперед визначитися з вибором кращого інтерфейсу.

Серед високошвидкісних міжмодульних інтерфейсів, що використовуються зараз у промисловому обладнанні, найбільше поширення отримали паралельні стандарти з'єднань, які наведені у табл. 3.2 [27].

Таблиця 3.2.

Технічні характеристики інтерфейсів сучасних цифрових магістралей.

3.2 Рекомендації щодо використання вітчизняної елементної бази

Повнота реалізації переваг ЦАР багато в чому залежить від якісних параметрів елементної бази. Прогрес у розвитку мікропроцесорної техніки і теорії ЦОС загострив проблему невідповідності швидкодії і розрядності електроніки цифро-аналогового (аналого-цифрового) перетворення даних зростаючим можливостям обчислювальних засобів. Однією з причин можна вказати обмежувальні заходи в інтересах оборонних відомств, а також прорахунки провідних світових виробників у виборі пріоритетних напрямків науково-технічної політики.

Сучасні досягнення світових виробників АЦП узагальнені в табл. 3.3. Серед ЦАП слід відзначити 14-розрядні 2-канальні ЦАП фірми Texas Instruments з частотою вихідного сигналу в діапазоні 70-100 МГц, а також розробки фірми Maxim Integrated Products. Остання виробляє 14-розрядний ЦАП MAX5195 який може працювати на частоті 100 МГц та 16-розрядний ЦАП MAX5888 з тактовою частотою 500 МГц.

На основі оцінки прогнозів розвитку АЦП, ЦАП [28] та мікропроцесорної техніки, зокрема можливості досягнення тактовою частотою процесорів рубежу 20 ГГц до 2007 р. [33, 34], можна сподіватися на усунення дисбалансу в розвитку тандема перетворювач-процесор.

Використання технології програмної реконфігурації архітектури при побудові систем мобільного зв'язку з ЦАР дозволяє уникнути апаратної залежності ЦОС і спрощує її адаптацію під специфіку того чи іншого протоколу зв'язку. При цьому забезпечується оптимізація архітектури обладнання за ресурсами та функціональністю під конкретно розв'язувані завдання. В якості аналогів можна розглядати схемні рішення [10, 11].

Таблиця 3.3.

Технічні характеристики аналого-цифрових перетворювачів.

З великого різноманіття схемотехнічних підходів [8] щодо практичної реалізації ЦАР слід пропонувати застосування спеціалізованих модулів багатоканальної обробки сигналів на базі програмованих логічних інтегральних схем (ПЛІС) типу FPGA, наприклад, фірми Xilinx (США). Особливістю її FPGA серії Virtеx-4, виконаної за 0,13-мікронною технологією, є вбудовані мультигігабітні трансивери Rocket I/O та PowerPC-процесорні блоки. У вищих представниках сімейства Virtex-4 від Xilinx можлива інтеграція до кылькох ядер процесорів PowerPC, кожний з яких працює на частоті понад 500 MГц, а також до 24 трансиверів із пропускною здатністю по 3,2 Гбіт/с. Для порівняння, за даними фірми Altera, в табл. 3.4. показана тенденція збільшення складності, а як наслідок, й можливостей ПЛІС [35]. Їх застосування на відміну від DSP дозволяє жорстко синхронізувати покрокове виконання алгоритмів обробки сигналів у багатоканальних системах завдяки відмові від використання апаратних переривань [8]. Зазначені модулі можуть використовуватися для встановлення в багатослотові шасі [36].

Таблиця 3.4.

Прогноз тенденцій розвитку ПЛІС.

Серед міжмодульних інтерфейсів (табл. 3.5 [8]), що використовуються зараз у промисловому обладнанні, перевагу варто віддати на користь СPCI (Соmpact Peripheral Component Interconnect) [36]. Такому рішенню сприяє сумісність з ПК, що є досить зручним для налагодження програмного забезпечення, та поява останнім часом великого асортименту інтерфейсних розширювачів на базі багатослотових шасі (рис. 3.2. а), які допускають встановлення до 18 й більше СPCI-модулів. СPCI може бути базовим в налагоджених та серійних СТЗ. Він може використовуватися в якості системоутворюючого протоколу, призначеного для передачі команд управління від процесорних модулів (рис. 3.2. б), а за умови достатності пропускної здатності, й для міжмодульного обміну даними. Прикладом успішної реалізації CPCI-рішення є продукція англійської компанії Nallatech Ltd, яка поставляє СРСІ-модулі Benadic, що містять двадцять 14-розрядних АЦП з тактовою частотою до 85 МГц та граничною смугою аналогових вхідних сигналів понад 250 МГц (рис. 3.2. в) [8].

В БС мобільного зв'язку в якості прототипу приймально/передавального модулю пропонується використовувати пристрій для реєстрації, цифрової обробки й синтезу аналогових сигналів із частотою дискретизації до 100 МГц ADC100AS2 (надалі - модуль ЦОС) фірми "Пульсар-ЛТД" (м. Дніпро-петровськ, Україна). При цьому, для зниження економічних витрат проводилось тестування існуючих модулів ЦОС з інтерфейсом PCІ, що дозволяє застосовувати їх зі звичайним ПК.

Таблиця 3.5.

Технічні характеристики інтерфейсів сучасних цифрових магістралей.

а) б)

в)

Рис. 3.2. Елементна база ЦАР.

Зазначений пристрій ADC100AS2 (рис. 3.3.) призначений для перетворення аналогових сигналів в цифрові коди, зберігання цих кодів і передачі їх по шині PCI. Аналогова частина пристрою зібрана на основі мікросхем АЦП AD9432 (12-Bit, 105 MSPS) фірми Analog Devices (США). Основні дані про АЦП AD9432 наведені в додатку А. Основні характеристики ADC100AS2 наведені в табл. 3.6.

Рис. 3.3. Модуль ЦОС ADC100AS2.

Буферний підсилювач АЦП має вхідний опір 50 Ом і розраховано на роботу з джерелом сигналу, який має вихідний опір 50 Ом. У разі відсутності джерела сигналу (режим холостого ходу) на вході АЦП присутній невеликий постійний зсув. Максимальна тактова частота складає 100 МГц (частота дискретизації задається коефіцієнтом розподілу тактової частоти від 1 до 256). Результати перетворення записуються в буферну пам'ять пристрою ADC100AS2. Об'єм записуваної реалізації 256 K.

Використання ПЛІС сімейства Virtex фірми Xilinx дозволяє перепрограмувати пристрій ADC100AS2 для реалізації обробки аналогових і цифрових сигналів відповідно до алгоритмів, по ТЗ замовника. Типова конфігурація плати - цифровий осцилограф. Запис даних АЦП відбувається синхронно з видачею даних на входи ЦАП. Запуск процесу дискретизації відбувається по команді з ПК або по сигналу входу зовнішнього запуску і триває до заповнення буферної пам'яті. Об'єм буферної пам'яті - 256 К. Закінчення процесу дискретизації відстежується обробкою апаратного переривання або запитом регістрів плати.

Таблиця 3.6.

Основні технічні характеристики модулю ЦОС ADC100AS2.

Оцифровані дані з внутрішнього буфера пересилаються в DMA буфер ПК зі швидкістю не менше 100 MB/sec (робота PCI інтерфейсу в режимі "MASTER"). Центральний процесор ПК не бере участь в передачі даних з буферної пам'яті платні в DMA буфер і в цей час може виконувати інші задачі.

Плата підтримує режим роботи із зовнішньою або внутрішньою синхронізацією запуску процесу дискретизації, а також видачу синхроімпульсу запуску зовнішнього процесу. Встановлений на платні ЦАП і окрема буферна пам'ять ЦАП дозволяє синтезувати сигналу довільної форми з частотою дискретизації до 100 МГц.

Також плата може бути використана для реєстрації цифрових сигналів, використовуючи цифрові входи встановлені на платі, та дозволяє генерувати цифрові і спеціальні сигнали на цифрових виходах.

Плата виконана у вигляді стандартного PCI інтерфейсу. До комплекту поставки входить: плата ADC100AS2; кабель для підключення цифрових сигналів (2 шт.); драйвер пристрою для ОС WIN 9x/ME/2000/XP; тестове програмне забезпечення WIN DO OSCILLOSCOPE (початковий текст проекту для Delphi 7.0); DLL-бібліотека функцій для використовування плати в проектах користувача; підтримка для роботи з платою в пакетах MatLab і LabView; керівництво користувача.

Плата має цифрові виходи плати (DOUT1, DOUT3-DOUT5), кожен з яких може або виконувати функцію програмованого користувачем, або використовуватись для формування платою додаткових службових сигналів (рис. 3.4, табл. 3.7.). Початково всі цифрові виходи настроєні на формування платою додаткових службових сигналів:

- сигнал "Готовність" (роз'єм J 2, контакт 11) - логічна одиниця на цьому виході сигналізує про готовність пристрою почати цикл дискретизації по активному фронту на вході зовнішнього запуску (роз'єм J 14) якщо даний режим включений;

- сигнал "Інверсна готовність" (роз'єм J 2, контакт 3) - являє собою інвертований сигнал "Готовність";

- сигнал "Інверсія часового вікна" (роз'єм J 2, контакт 7) - протягом процесу дискретизації на цьому виході підтримується рівень логічного нуля, в інший час - рівень логічної одиниці;

- сигнал "Вхід зовнішнього запуску" (роз'єм J 14) - процес дискретизації запускається перетинанням сигналу на цьому вході граничного рівня, що задається вихідною напругою ЦАП 2 (за умов що на виході "Готовність" вже присутня логічна одиниця). Процес дискретизації, при цьому, починається після надходження першого тактового імпульсу від внутрішнього тактового генератора (100 МГц).

- сигнал "Кінець дискретизації" (роз'єм J 2, контакт 9) - перехід з логічної одиниці в логічний нуль на цьому виході відзначає момент закінчення процесу дискретизації.

Таблиця 3.7.

Коаксіальні роз'єми ADC100AS2.

Для зберігання вхідного оцифрованого сигналу 2 каналів і синтезу сигналу довільної форми в платі є 2 буфери пам'яті : пам'ять АЦП і пам'ять ЦАП відповідно. У пам'яті АЦП, розміром 256 К подвійних слів (256Кx16 на канал), зберігаються оцифровані дані 2 вхідних каналів. У пам'яті ЦАП, розміром 256 К слів (256Кx16), зберігається цифровий образ сигналу, що синтезується. Після старту процесу дискретизації, плата переходить в режим генерації ЦАПом образу, що синтезується, з пам'яті ЦАП з одночасною оцифровкою сигналу 2 каналів і запису даних в пам'ять АЦП. В процесі дискретизації плата виконує генерацію сигналу зі всього буфера пам'яті ЦАП і заповнення всього буфера пам'яті АЦП (розміри буферів однакові).

Враховуючі, що АЦП має 12 двійкових розрядів, ЦАП має 14 двійкових розрядів, то кожен елемент АЦП пам'яті (подвійне слово) зберігає, в молодшому слові, значення (12 біт) оцифрованого сигналу першого каналу і в старшому слові, значення (12 біт) оцифрованого сигналу другого каналу, у відповідний момент часу. Тобто в подвійному слові (32 біти, 0...31) пам'яті АЦП, в бітах 0...15 записане значення оцифрованого сигналу першого каналу в додатковому коді, а в бітах 16...31 - значення оцифрованого сигналу другого каналу в додатковому коді. Значення для пам'яті ЦАП записуються в молодші 16 біт (0...15) подвійного слова в додатковому коді.

Робота з платою починається з її відкриття. Перед завершенням додатку працюючого з платою всі раніше відкриті плати необхідно закрити. Після відкриття плати, можуть бути задані режими роботи плати (дозвіл генерації сигналу пам'яті ЦАП, режим роботи апаратного переривання, отримання покажчика на DMA буфер й т. ін.).

Запуск процесу дискретизації (оцифровки вхідного сигналу і синтезу вихідного, якщо цей режим включений) здійснюється функцією XdspSampleStart. Після виклику команди XdspSampleStart плата переходить в режим оцифровки вхідного сигналу і запису його у внутрішню пам'ять АЦП. Якщо включена генерація сигналу з пам'яті ЦАП, то одночасно з оцифровкою вхідного сигналу, плата синтезує вихідний сигнал форми визначеною пам'яттю ЦАП.

Плата підтримує роботу PCI-інтерфейсу в режимах "TARGET" і "MASTER". У режимі "TARGET" драйвер пристрою обмінюється даними з платою послідовно за запитом від ПК, в режимі "MASTER", за запитом на передачу даних, плата виконує копіювання внутрішньої пам'яті у фізичну пам'ять ПК без участі центрального процесора (режим Direct Memory Access, DMA). Робота плати в режимі "MASTER" забезпечує передачу внутрішньої пам'яті платні в пам'ять комп'ютера з швидкість не менше 100 Mбайт/с.

При роботі плати в "MASTER" режимі використовується наступний механізм пересилки оцифрованого сигналу з пам'яті АЦП в пам'ять ПК:

- при ініціалізації плати, в оперативній пам'яті ПК виділяється буфер розміром 1024 KB (DMA-буфер) - це повний розмір внутрішньої пам'яті АЦП;

- після завершення процесу дискретизації, по команді старт DMA транзакції, плата виконує копіювання ділянки внутрішньої пам'яті АЦП (довжина копійованої ділянки задається) в DMA-буфер ПК, без участі центрального процесора;

- призначений для користувача додаток дістає доступ до буфера напряму, через покажчик на DMA-буфер.

Для доступу до пам'яті АЦП використовується режим "MASTER" роботи плати, для пам'яті ЦАП - режим "TARGET".

Плата підтримує генерацію апаратного переривання і управління режимами його роботи. Так, переривання може генеруватися після завершення процесу дискретизації, після завершення процесу DMA транзакції або після завершення дискретизації і автоматичної DMA транзакції, якщо такий режим включений.

При роботі з платою без використання апаратного переривання, інформацію про завершення процесів оцифровки і DMA-транзакції можна одержати через регістр статусу.

По завершенню заповнення внутрішньої пам'яті, плата встановлює прапорець в регістрі статусу і генерує апаратне переривання, якщо воно дозволене. Якщо дозволений режим виконання DMA-транзакції автоматично після завершення процесу дискретизації, плата переходить в режим DMA-транзакції копіювання внутрішньої пам'яті АЦП в DMA-буфер ПК. При цьому активізувати DMA-транзакцію можливо окремо. Аналогічно процесу дискретизації, по завершенню DMA-транзакції, плата встановлює відповідний прапорець в регістрі статусу і генерує переривання, якщо воно дозволене.

Після завершення процесу дискретизації і DMA-транзакції, оцифрований вхідний сигнал може бути прочитаний в режимі "MASTER" через покажчик на DMA-буфер. Далі, виконується обробка над одержаним оцифрованим сигналом. Після завершення обробки, процес дискретизації, зчитування пам'яті АЦП і обробки може бути циклічно повторений.

Таким чином, розглянутий модуль ЦОС вітчизняного виробництва можливо розглядати у якості прототипу при розробці перспективних БС СМЗ.

Висновки

1. Використання технології програмної реконфігурації архітектури при побудові систем мобільного зв'язку з ЦАР дозволяє уникнути апаратної залежності ЦОС і спрощує її адаптацію під специфіку того чи іншого протоколу зв'язку. При цьому забезпечується оптимізація архітектури обладнання за ресурсами та функціональністю під конкретно розв'язувані завдання. З великого різноманіття схемотехнічних підходів щодо практичної реалізації ЦАР слід пропонувати застосування спеціалізованих модулів багатоканальної обробки сигналів на базі програмованих логічних інтегральних схем (ПЛІС) типу FPGA, наприклад, фірми Xilinx (США).

2. Розглянутий модуль ЦОС вітчизняного виробництва ADC100AS2 фірми "Пульсар-ЛТД" (м. Дніпропетровськ, Україна) можливо розглядати у якості прототипу при розробці перспективних БС СМЗ.

3. Придушення внутрішньо-системних завад у СМЗ завжди є досить вагомою проблемою. При наявності двох різних СМЗ частотні канали обох стільник 2 систем повинні бути скоординовані по частотних діапазонах. Для придушення внутрішньо-канальної завади пропонується використання спрямованих антен на БС і нахил ДС антенної системи. Зазначені підходи можливо реалізувати при використанні технології ЦДУ на базі ЦАР.

Впровадження технології ЦДУ дозволяє істотно поліпшити пропускну спроможність каналів зв'язку та досягти високого рівня завадозахищеності телекомунікаційних магістралей, стійкого їх функціонування в умовах багатопроменевого поширення радіохвиль та наявності активних завад штучного походження.

4. Численні переваги ЦАР обумовили ріст їхньої ринкової привабливості. При цьому дана технологія вже вступила в стадію серійного виготовлення антенних систем для систем мобільного зв'язку.

5. Темпи розвитку елементної бази для побудови ЦАР дозволяють припустити, що вже в найближчий час почнеться масове відновлення інфраструктури стільникового зв'язку на основі Smart-антен. Причому наявний науковий заділ і досвід розробки подібного роду систем у сполученні з необхідною технологічною базою дозволяють розгорнути і вітчизняне виробництво БС з ЦАР, спираючи на закордонні комплектуючі й унікальний інтелектуальний потенціал розробників нашої країни.

6. З метою підтвердження основних положень щодо використання ЦАР в системі мобільного зв'язку було проведено математичне моделювання в спеціалізованому пакеті Mathcad-2001 цифрової обробки сигналів в СМЗ.

7. Проведене моделювання ЦОС в одній секторній ЦАР антенної системи підтвердило основні властивості спектральних оцінок та процесу ЦДУ в цілому. З метою збільшення розрізнювальної спроможності при використанні спектральних оцінок за методам Бартлета необхідно збільшувати кількість АЕ ЦАР.

8. Використання технології програмної реконфігурації архітектури при побудові систем мобільного зв'язку з ЦАР дозволяє уникнути апаратної залежності ЦОС і спрощує її адаптацію під специфіку того чи іншого протоколу зв'язку. При цьому забезпечується оптимізація архітектури обладнання за ресурсами та функціональністю під конкретно розв'язувані завдання. З великого різноманіття схемотехнічних підходів щодо практичної реалізації ЦАР слід пропонувати застосування спеціалізованих модулів багатоканальної обробки сигналів на базі ПЛІС.

9. Розглянутий модуль ЦОС вітчизняного виробництва ADC100AS2 фірми "Пульсар-ЛТД" (м. Дніпропетровськ, Україна) можливо використовувати у якості прототипу при розробці перспективних БС СМЗ.

СПИСОК ВИКОРИСТАНИХ ДЖЕРЕЛ

1. Lee, W.C.Y., Mobile Communications Design Fundamentals, Indianapolis, 1986.

2. Lee, W.C.Y., Mobile cellular telecommunications: analog and digital systems, - 2nd ed., 1995.

3. Слюсар В. Smart-антенны пошли в серию. - ЭЛЕКТРОНИКА: НТБ, 2004, № 2, с. 62-65.

4. The Path to 4G Mobile. - Communications Week International, Issue 260, 5 March 2001.

5. Слюсар В. Ультразвуковая техника на пороге третьего тысячелетия.- ЭЛЕКТРОНИКА: НТБ, 1999, № 5, с. 50-53.

6. Слюсар В. Цифровое формирование луча в системах связи: будущее рождается сегодня. - ЭЛЕКТРОНИКА: НТБ, 2001, № 1, с. 6-12.

7. Слюсар В. Цифровые антенные решетки: будущее радиолокации. - ЭЛЕКТРОНИКА: НТБ, 2001, № 3, с. 42-46.

8. Слюсар В. Схемотехника цифрового диаграммообразования. Модульные решения. - ЭЛЕКТРОНИКА: НТБ, 2002, № 1, с. 46-52.

9. Слюсар І.І. Проблемні аспекти використання цифрового діаграмоутворення в системах зв'язку в епоху інформаційних війн// Збірник наукових праць по матеріалам наукової конференції “Інформаційні технології Військово-Повітряних Сил України у ХХІ сторіччі”. - Харків: ХНАУ “ХАИ” - 2001. - Вип. № 22. - С. 79-84.

10. Tsunami II - final report. 98-0798, Leatherhead, August 1998, ISBN 0-7008-0682-2, 71 pp - http://www.era.co.uk/techserv/pubs/p980798.html

11. Kenington P., Brown P. SUNBEAM. RF Architectures and Components for Software Radio Adaptive Antenna Base-Stations. -WSIL. Doc.AC347/WSI/ A62/DS/P/008/b1. - 14.12.98. - http://www.project-sunbeam.org.

12. ADAMO. Project Owerview. - http://www.tcc.

13. “ТелеМультиМедиа”, N 1 (11), февраль 2002 г. - C. 41-42.

14. ETSI TS 101 475 V1.3.1 (2001-12). Technical Specification: Broadband Radio Access Networks (BRAN); HIPERLAN Type 2; Physical (PHY) layer. -http://www.etsi.org

15. http://www.ist-saturn.org/

16. http://www.nt.tuwien.ac.at/mobile/projects/

17. James N. Martin, Nicholas J. Colella. HALO^TM Network. The Cone of Commerce^TM. - http://www.broadband.com/

18. Quasi-GEO Satellite Communication System. - Mitsubishi Electric Technology Showcase. - 1999. - No. 1. - http://www.mitsubishi.com/ghp_japan/

19. www.arraycom.com

20. Марпл мл. С.Л. Цифровой спектральный анализ и его приложения /Пер. с англ. - М.: Мир, 1990. - 584 с.

21. Сверхбольшие интегральные схемы и современная обработка сигналов: Пер. с англ./ Под ред. С. Гуна, Х. Уайтхауса, Т. Кайлата. - М.: Радио и связь, 1989. - 472 с.

22. Дрогалин В.В., Меркулов В.И., Родзивилов В.А., Федоров И.Б., Чернов М.В. Алгоритмы оценивания угловых координат источников излучений, основанные на методах спектрального анализа// Зарубежная радиоэлектроника. -№2. - 1998. - С. 3-17.

23. Бондаренко Б.Ф., Платонов С.Ю., Тимчук В.Ю. Алгоритмы обработки, обеспечивающие высокое разрешение когерентных сигналов// Радиоэлектроника. (Изв. высш. учеб. заведений) - 2003 - №4. - С. 61-66.

24. Слюсар І.І. Особливості кутової пеленгації в оглядово-прицільних РЛС з цифровим діаграмоутворенням при компенсації взаємного впливу каналів// Артиллерийское и стрелковое вооружение: Международный научн.-техн. сб. - К.: НТЦ АСВ, 2003. - №. 7. - С. 19 - 24.

25. Джонсон Д.Х. Применение методов спектрального оценивания к задачам определения угловых координат источников излучения// ТИИЭР. -1982. - Т. 70. №9. - С. 126-139.

26. Edward F. Murphy, Gary C. Bender, Larry J. Schaefer, Michael M. Shepard. Information Operations: Wisdom Warfare For 2025. Alternate Futures for 2025: Security Planning to Avoid Surprise. April 1996. - http://www.au.af.mil/au/ 2025/

27. Слюсар В.И. Идеология построения мультистандартных базовых станций перспективных систем связи// Радиоэлектроника. (Изв. высш. учеб. завед.). - 2001. - № 4. - С. 3-12.

28. Слюсар В.И. Быстродействующие АЦП: достижения и перспективы// Радиоэлектроника (Изв. высш. учебн. завед.). - 2000. - №3. - С. 42-46.

29. Гольцова М. Быстродействующие широкоплосные ЦАП// Электроника: Наука, Технология, Бизнес. - 2001. -№ 2. - С. 24-28.

30. Слюсар В.И., Слюсар И.И. Совместное оценивание нескольких параметров сигналов в системах связи с цифровым диаграммобразованием//Сб. научных трудов по материалам 7-го Международного молодежного форума “Радиоэлектроника и молодежь в ХХІ веке”. - Харьков: ХНУРЭ. -2003. - С. 128.

31. Ратынский М.В. Основы сотовой связи/ Под ред. Д.Б. Зимина - М.: Радио и связь, 1998. - 248 с.

32. Слюсар В.И. PCI Express. Лицо стандарта// Мир автоматизации. - 2006. - № 1. - C. 38-41.

33. News.Battery.Ru - Аккумулятор Новостей, 23.05.2002.

34. http://www.compulenta.ru/2003/1/30/37182/

35. Юдинцев В. Программируемые логические устройства. Что нового, что устарело, чего ждать// Электроника: Наука, Технология, Бизнес. -2002. -№ 2. - С. 14-20.

36. http://www.nallatech.com