Сдвигающие регистры многотактного и однотактного действия

Белорусский государственный университет информатики и радиоэлектроники

Кафедра РЭС

Реферат

На тему:

«Сдвигающие регистры многотактного действия. Сдвигающие регистры однотактного действия»

Минск, 2009

Сдвигающие регистры многотактного действия

Сдвигающие регистры многотактного действия, или просто многотактные СР, применяются в устройствах, для которых не требуется высокое быстродействие, а определяющим является фактор снижения так называемых аппратурно-мощностных затрат (АМЗ). Среди СР многотактного действия одним из наиболее экономичных по АМЗ является регистр, выполненный на триггерах - типа. В качестве примера рассмотрим схему трехразрядного регистра со сдвигом вправо, с последовательным вводом и выводом информации и однопроводной связью между разрядами (рис. 1).

Сдвиг информации в таком регистре осуществляется последовательной подачей ТИ (рис. 1, б), начиная с младших разрядов, т.е. с триггера . Первый ТИ сдвига устанавливает триггер в состояние 0 . Второй ТИ переводит триггер в состояние , если предыдущий разряд также находится в состоянии 1 . Поступающие затем ТИ осуществят соответственно перепись информации из в и запись информации, присутствующей на входе S старшего разряда . Таким образом, для сдвига информации на один разряд или, что то же самое, для записи одного двоичного разряда в таком регистре потребуется импульсов сдвига. В итоге для полного сдвига n-разрядного кода числа потребуется импульсов сдвига, что характеризует подобные регистры как медленнодействующие, но вместе с тем и наиболее экономичные по АМЗ, поскольку каждый разряд такого триггера выполняется на трех элементах И-НЕ или одном элементе И-ИЛИ-НЕ и инверторе.

Повысить быстродействие СР можно путем замены -триггеров на триггеры - или -типов. Сдвиг информации на один разряд в таких регистрах осуществляется за тактов. В результате для записи полного n-разрядного слова или для сдвига n разрядов потребуется импульсов сдвига.

Повышения быстродействия регистров многотактного действия можно досчитать посредствам разбиения регистра на отдельные группы и введения в их состав добавочных триггеров по числу групп. Особенность построения таких СР рассмотрим на примере шестиразрядного СР четырехтактного действия (рис.2).

Рис. 2. Схема сдвигающего регистра многотактного действия на триггерах С L Д-типа

Регистр разбит на две группы по три разряда в каждой, и на каждую группу введен один добавочный триггер (триггеры для первой группы и для второй группы). При этом тактовые входы триггеров, имеющих одинаковый порядковый номер в группах, и тактовые входы добавочных триггеров объединяются отдельными шинами, на которые поступают ТИ сдвига. Сдвиг информации на один разряд в таком регистре осуществляется за четыре ТИ, подаваемых последовательно на входы , , и . Под действием первого ТИ сдвига осуществляется передача информации из всех младших триггеров каждой группы в добавочный триггер своей группы. Поступающие затем ТИ сдвига последовательно сдвигают информацию в пределах каждой группы. В результате с приходом четвертого импульса сдвига вся информация в регистре окажется сдвинутой на один разряд вправо.

На рис.2 приведена схема многотактного СР, в котором в качестве разрядных и добавочных триггеров используются триггеры однотактного действия вида L. Однако в качестве этих триггеров могут применяться и - триггеры. В общем случае для сдвига информации на один разряд в таких регистрах требуется

(1)

тактирующих импульсов сдвига,

где - число разрядов в группе;

и - число тактирующих сигналов для записи информации в разрядный и добавочный триггеры ( и могут принимать только два значения: 1 или 2).

Из выражения (1) следует, что тактовое число регистров сдвига, построенных по схеме аналогичной рис. 2, зависит от числа триггеров в группе и значений величин и .

Например, трехтактный регистр сдвига может быть получен с помощью следующих комбинаций:

при и ;

при и ; ;

при и ; .

Из выражения (4.1) также следует, что наибольшее быстродействие среди регистров многотактного действия имеет СР двухтактного действия при и . В этом случае на один разрядный триггер приходится один добавочный и собственно разрядный триггер регистра фактически вырождается в составное триггерное устройство (СТУ) двухтактного действия, выполненного по способу M-S. Схема такого регистра на триггерах - типа приведена на рис. 3.

Для этой схемы характерно то обстоятельство, что здесь как бы теряется смысл в разрядных и добавочных триггерах, поскольку каждая группа состоит из двух триггеров, а информация может сниматься с любого из них. Применительно к схеме на рис. 3, где информация снимается с S-триггеров, добавочными являются M-, а разрядными S-триггеры.

Рис. 3. Схема сдвигающего регистра двухтактного действия на триггерах СLRS-типа

Такой регистр работает следующим образом. При поступлении первого ТИ осуществляется передача информации из каждого вспомогательного триггера i-го разряда в основной триггер M следующего (i+1)-го разряда и одновременно запись кода в основной триггер первого разряда. При поступлении второго ТИ информация из M-триггеров передается S-триггерам, что равносильно ее сдвигу на один разряд вправо.

Общим недостатком СР многотактного действия является невысокое быстродействие, а так же сложность управления сдвигом. Последнее особенно характерно для регистров с числом ТИ сдвига больше 2. Однако наличие многотактной сетки вместе с тем, что является их достоинством, поскольку благодаря именно ей в таких регистрах исключаются явления межкаскадных состязаний и тем самым достигается функциональная надежность регистра.

Сдвигающие регистры однотактного действия

Основным преимуществом СР однотактного действия по сравнению с многотактными является их высокое быстродействие и простота организации управления сдвигом. Наиболее часто СР однотактного действия проектируются на основе триггеров с внутренней задержкой, реализуемых на триггерах и -видов управления. Это особенно характерно для случая, когда указанные типы триггеров имеются в виде готовых ИМС. При проектировании СР на типовых ЛЭ часто также применяют -триггеры. Они позволяют в некоторых случаях проектировать более экономичные по АМЗ схемные решения СР однотактного действия по сравнению с регистрами на триггерах видов и .

В качестве примера рассмотрим схему реверсивного СР, который наряду с последовательным вводом и выводом информации обладает возможностью параллельного ввода и вывода кодов чисел. Пример такого регистра на триггерах -типа показан на рис. 4.

По существу данная схема JK-триггеров преобразована в триггеры D-типа путем включения между входами J и K, R и S дополнительных инверторов.

Следует отметить, что при проектировании реверсивных СР применение -триггеров оказывается наиболее эффективным, поскольку примерно в 2-раза сокращается объем логики управления по сравнению с аналогичными СР на триггерах SR- и JK-типов.

Режим параллельной записи кода в регистр осуществляется при , режим параллельного вывода кода числа при и, наконец, режим последовательного ввода и вывода информации при и наличии ТИ сдвига, т.е. при С = 1.

Сдвиг информации вправо осуществляется со стороны старших разрядов в сторону младших разрядов. Сдвиг влево (в сторону старших разрядов) осуществляется аналогично с той лишь разницей, что входная информация на последующий триггер передается с выхода младшего разряда, расположенного правее i-го разряда.

В стандартные серии цифровых микросхем входит несколько типов СР, отличающихся возможными режимами работы, режимами записи, чтения, сдвига, а также типом выходных каскадов (2С или 3С). Существуют три разновидности выходных каскадов ИМС, существенно различающихся как по своим характеристикам, так и по областям применения (рис. 5):

1) стандартный выход или выход с двумя состояниями (обозначается 2С или 2S - рис. 5, а);

2) выход с открытым коллектором (обозначается ОК, ОС - рис. 6, б);

3) выход с тремя состояниями или (что тоже самое) с возможностью отключения (обозначается ЗС, 3S - рис. 6, в).

Рис. 6.

Стандартный выход 2С имеет всего два состояния: логический нуль и логическую единицу, причем оба этих состояния активны, то есть выходные токи в обоих состояниях могут достигать заметных величин.

Выход с открытым коллектором ОК тоже имеет два возможных состояния, но только одно из них(состояние логического нуля) активно, то есть обеспечивает большой втекающий ток. Второе состояние сводится, по сути, к тому, что выход полностью отключается от присоединенных к нему входов. Это состояние может использоваться в качестве логической единицы, но для этого между выходом ОК и напряжением питания необходимо подключить нагрузочный резистор R величиной порядка сотен Ом. Замкнутому состоянию соответствует сигнал логического нуля, а разомкнутому - отключенное, пассивное состояние.

Выход с тремя состояниями ЗС очень похож на стандартный выход, но к двум состояниям добавляется еще и третье - пассивное, в котором выход можно считать отключенным от последующей схемы. Переключатели могут замыкаться по очереди, давая логический нуль и логическую единицу, но могут и размыкаться одновременно. Это третье состояние называется также высокоимпедансным или Z состоянием. Для перевода выхода в третье Z-состояние используется специальный управляющий вход обозначаемый EZ ( Enable Z-state- разрешение Z-состояния, или третьего состояния), иногда ОЕ (Output Enable-разрешение выхода).

На ИМС выход 3С обозначается значком - ,

а выход ОК значком -

Большинство СР имеет восемь разрядов. На рис. 7 представлены четыре типа микросхем СР.

Регистр ИР8 - наиболее простой из регистров сдвига. Он представляет собой 8-разрядную линию задержки, то есть имеет только один информационный вход, на который подается последовательная сдвиговая информация (точнее, два входа объединенных по функции 2И), и восемь параллельных выходов. Сдвиг в сторону выходов со старшими номерами осуществляется по переднему фронту тактового сигнала С. Имеется также вход сброса , по нулевому сдвигу на котором все выходы регистра сбрасываются в нуль.

Регистр ИР9 выполняет функцию, обратную регистру ИР8. Если ИР8 преобразует входную последовательную информацию в выходную параллельную, то регистр ИР9 преобразует входную параллельную информацию в выходную последовательную. Однако суть сдвига не меняется, просто в регистре ИР9 все внутренние триггеры имеют выведенные параллельные входы, только один, последний триггер имеет выход (причем как прямой, так и инверсный).

Запись входного кода в регистр производится по нулевому сигналу на входе . Сдвиг осуществляется по положительному фронту на одном из двух тактовых входов C1 и C2, объединенных по функции 2 ИЛИ. Имеется так же вход расширения DR, сигнал с которого в режиме сдвига перезаписывается в младший разряд СР. Таблица истинности регистра ИР9 имеет вид(табл. 1):

Таблица 1

Как и все остальные СР регистры ИР8 и ИР9 допускают каскадирование, то есть совместное включение для увеличения разрядности.

Рис. 8. Соединение регистров ИР8 для увеличения разрядности

На рис. 8 показано объединение трех регистров ИР8, а на рис. 9 - совместное включение трех регистров ИР9. В обоих случаях в результате объединения получается 24-разрядный сдвиговый регистр. При этом увеличении разрядности не приводит к увеличению задержки сдвига, так как тактовые входы всех используемых регистров объединяются параллельно.

Рис. 9. Соединение регистров ИР9 для увеличения разрядности

В случае регистров ИР8 входной последовательный код преобразуется в 24-разрядный выходной параллельный код. В случае регистров ИР9 входной 24-разрядный параллельный код преобразуется в выходной последовательный код.

Регистр ИР13 соединяет в себе возможности регистров ИР8 и ИР9. Он имеет как восемь входов для параллельной записи, так и соответствующие им восемь выходов параллельной информации. Сдвиг осуществляется по положительному фронту тактового сигнала С, причем сдвиг возможен как в сторону старших разрядов, так и в сторону младших разрядов. Для наращивания разрядности у регистра ИР13 имеются последовательные информационные входы DR и DL, сигналы с которых вводятся соответственно в младший и старший разряды. Предусмотрен сброс всех выходов регистра в нуль по нулевому сигналу на входе .

Режим работы регистра ИР13 определяется двумя управляющими входами SR и SL.

При единице на входе SR и нуле на входе SL по фронту сигнала С происходит сдвиг в сторону старших разрядов.

При SR=0 и SL=1 по фронту сигнала С происходит сдвиг сторону младших разрядов.

При обоих единичных сигналах на входах SR и SL (т.е. при SR=SL=1) по фронту сигнала С происходит параллельная загрузка информации в регистр. Это видно из таблицы истинности регистра ИР13(табл. 2).

Таблица 4.2

Следует отметить, что регистр ИР13 применяется гораздо реже, чем более простые регистры ИР8 и ИР9, поскольку задач для решения которых нужны были бы все возможности регистра ИР13 не так уж много, а управление работой регистра ИР13 довольно сложное.

И, наконец, СР ИР24. По своим возможностям он близок к ИР13, однако, его главной особенностью является двунаправленная параллельная шина данных. То есть одни и те же выводы микросхемы используются как для параллельной записи информации в регистр, так и для параллельного чтения информации из регистра. При этом двунаправленные выводы данных имеют повышенную нагрузочную способность. Это позволяет легко сопрягать регистр ИР24 с многоразрядными микросхемами памяти и с двунаправленными буферами. Поэтому применяется данный регистр чаще, чем ИР13.

Регистр ИР24 обеспечивает сдвиг информации в обоих направлениях. Имеются входы расширения DR и DL, а также выходы расширения Q0 и Q7, что позволяет легко наращивать разрядность. Отличие выходов Q0 и Q7 от нулевого и седьмого разрядов данных состоит в том, что Q0 и Q7 - однонаправленные, то есть в любом режиме работы выдают информацию с выходов внутренних триггеров младшего и старшего разрядов.

Тактируется регистр, положительным фронтом сигнала С. Предусмотрен сброс регистра нулевым сигналом на входе .

Режим работы микросхемы определяется сигналами на управляющих входах SR и SL.

При SR=1 и SL=0 по положительному фронту сигнала С происходит сдвиг информации вправо (в сторону разрядов с большими номерами). Запись в разряд 0 (нуля) производится при этом с входа расширения DR.

При SR=0 и SL=1 по положительному фронту сигнала С происходит сдвиг информации влево (в сторону разрядов с меньшими номерами). Запись в разряд 7 производится при этом с входа расширения DL.

При SR=SL=0 (т.е. при обоих нулях на входах) регистр переходит в режим хранения. Во всех этих случаях разряды данных работают как вход или как выход в зависимости от сигналов .

При SR=SL=1 (т.е. при обеих единицах на входах) по положительному фронту С в регистр записывается параллельный код, причем разряды данных переходят в состояние приема независимо от сигналов . Таблица истинности регистра ИР24 имеет следующий вид(табл. 3):

Таблица 3

Объединяя два регистра ИР24 легко получить 16-разрядный СР с сохранением всех возможностей одной ИМС (рис. 10). Аналогично можно объединить и большее количество микросхем.

Рис. 10. Объединение регистров ИР24 для увеличения разрядности

Главное применение всех регистров сдвига состоит в преобразовании параллельного кода в последовательный и наоборот. Такое преобразование используется, например, при передаче информации на большие расстояния (в информационных сетях), при записи информации на магнитные носители, при работе с телевизионными мониторами и с видеокамерами, а так же во многих других случаях.

Следующее применение СР состоит в организации всевозможных линий задержек, особенно имеющих значительно количество каскадов. С помощью СР можно обеспечить задержку любого входного сигнала на целое число тактов. Правда, надо учитывать, что длительность входного сигнала (и любого его элемента) будет также передаваться по линии задержки с точностью до одного такта. Такие линии задержки могут применяться для сравнения нескольких последующих тактов входного сигнала, для выполнения арифметических операций с несколькими тактами входного сигнала и для других подобных целей. Работа линии задержки на СР иллюстрируется на рис. 11.

СР могут также применяться для формирования импульсов заданной длительности, причем длительность импульса может задаваться управляющим кодом, то есть быть программно управляемой.

Рис. 11. Линия задержки входного сигнала на СР

С помощью СР можно также умножать и делить двоичные числа на , где n-целое число, большее нуля. Сдвиг двоичного числа вправо (в сторону младших разрядов) на один разряд равносилен делению на 2. Сдвиг двоичного числа влево (в сторону старших разрядов) на один разряд равносилен умножению на 2. Для того, что бы СР умножал и делил двоичный код, надо всего лишь записать этот код в регистр и сдвинуть его нужное количество раз вправо или влево.

Наиболее удобен для этого регистр ИР13. При этом необходимо, чтобы в освободившиеся разряды вводились нули, то есть на входы расширения DR и DL регистра нужно подать нулевые сигналы.

И, наконец, СР можно применить при проектировании генераторов случайной последовательности сигналов или случайных последовательных кодов.

Строго говоря, последовательности будут не полностью случайные, а квазислучайные, то есть будут периодически повторяться, но период этот довольно большой. Случайные последовательности сигналов и кодов широко применяются в тестирующей аппаратуре, в генераторах шума, в логических игровых устройствах.

Задача состоит в том, чтобы выходной сигнал или код менял свое состояние случайно (или почти случайно). Сигнал должен случайно переключаться из 0 в 1 и из 1 в 0, а код должен случайно принимать значения из диапазона от 0 до , где N-число разрядов кода (например, от 0 до 255 при 8-разрядном коде). Псевдослучайные последовательности имеют то преимущество перед истинно случайными, что они предсказуемые и периодические, но в этом же и их недостаток.

Литература

1. Новиков Ю.В. Основы цифровой схемотехники. Базовые элементы и схемы. Методы проектирования. М.: Мир, 2001. - 379 с.

2. Новиков Ю.В., Скоробогатов П.К. Основы микропроцессорной техники. Курс лекций. М.: ИНТУИТ. РУ, 2003. - 440 с.

3. Пухальский Г.И., Новосельцева Т.Я. Цифровые устройства: Учеб. пособие для ВТУЗов. СПб.: Политехника, 2006. - 885 с.

4. Преснухин Л.Н., Воробьев Н.В., Шишкевич А.А. Расчет элементов цифровых устройств. М.: Высш. шк., 2001. - 526 с.

5. Букреев И.Н., Горячев В.И., Мансуров Б.М. Микроэлектронные схемы цифровых устройств. М.: Радио и связь, 2000. - 416 с.

6. Соломатин Н.М. Логические элементы ЭВМ. М.: Высш. шк., 2000. - 160 с.