Мультиплексоры. Сумматоры

Белорусский государственный университет информатики и радиоэлектроники

Кафедра РЭС

Реферат

На тему:

«Мультиплексоры. Сумматоры»

Минск, 2009

Мультиплексоры

Мультиплексоры (логические коммутаторы) (англ. Multiplexer) получили достаточно широкое самостоятельное распространение в качестве узлов, реализуемых в виде отдельных ИМС, а с развитием технологии БИС перешли в разряд библиотечных (типовых функциональных узлов БИС и СБИС).

Мультиплексированием называется передача разных сигналов по одним и тем же линиям в разные моменты времени. Основная цель мультиплексирования состоит в сокращении общего количества соединительных линий (общих шин). Мультиплексоры предназначены для поочередной передачи на один выход одного из нескольких входных сигналов, то есть для их мультиплексирования.

Количество мультиплексируемых входов называется количеством каналов мультиплексора, а количество выходов называется числом разрядов мультиплексора. Например, 2-канальный 4-разрядный мультиплексор имеет 4 выхода, на каждый из которых может передаваться один из двух входных сигналов. А 4-канальный 2-разрядный мультиплексор имеет 2 выхода, на каждый из которых может передаваться один из четырех входных сигналов.

Число каналов мультиплексоров, входящих в стандартные серии, составляет от 2 до 16, а число разрядов -- от 1 до 4, причем, чем больше каналов имеет мультиплексор, тем меньше у него разрядов.

Упрощенно мультиплексоры реализуют функции много входных стробируемых схем И-ИЛИ, причем часто с наличием управляющего входа, обеспечивающего отключение выходов мультиплексора от линии. Это достигается за счет использования на выходе элементов с тремя состояниями (или что тоже самое: с возможностью отключения (обозначается 3С, 3S)), включая состояние высокого выходного сопротивления. Кроме того, в состав мультиплексоров часто входят схемы дешифраторов выбора направления коммутации.

Управление работой мультиплексора (выбор номера канала) осуществляется с помощью входного кода адреса. Например, для 4-канального мультиплексора необходим 2-разрядный управляющий (адресный) код, а для 16-канального -- 4-разрядный код. Разряды кода обозначаются 1, 2, 4, 8 или А0, А1, А2, А3. Мультиплексоры бывают с выходом 2С (стандартный выход или выход с двумя состояниями) и с выходом 3С (выход с тремя состояниями). Выходы мультиплексоров бывают прямыми и инверсными. Выход 3С позволяет объединить выходы мультиплексоров с выходами других микросхем, а также получать двунаправленные и мультиплексированные линии.

Некоторые микросхемы мультиплексоров имеют вход разрешения/запрета С (другое обозначение S), который при запрете устанавливает на прямом выходе нулевой уровень.

В отечественных сериях микросхем мультиплексоры имеют код типа микросхемы КП. На схемах микросхемы мультиплексоров обозначаются буквами MS.

На рис. 1 в качестве примера показана схема мультиплексора со структурой восемь каналов в один канал, а на рис. 2 несколько микросхем мультиплексоров из состава стандартных серий.

Рис. 2. Примеры микросхем мультиплексоров

Таблица 1.Таблица истинности 8-канально-го мультиплексора.

В качестве примера в таблице 1 приведена таблица истинности одноразрядного 8-канального мультиплексора с выходами 3С (КП15).

В таблице сигналы на входах 0…7 обозначены Д0…Д7, -- прямой выход, -- инверсный выход, Z -- третье состояние выхода.

При единице на входе оба выхода находятся в третьем состоянии. При нуле на входе выходной сигнал на прямом выходе повторяет состояние входного сигнала, номер которого задается входным кодом на входах 1, 2, 4. Сигнал на инверсном выходе противоположен по полярности сигналу на прямом выходе.

Покажем временную диаграмму работы 4-канального мультиплексора (рис. 3).

Рис. 3. Временная диаграмма работы 4 - канального мультиплексора с разрешением

В зависимости от входного кода на выход передаётся один из четырёх входных сигналов. При запрещении работы на выходе устанавливается нулевой сигнал вне зависимости от входных сигналов.

Рис. 4. Объединение мультиплексоров для увеличения количества каналов

Микросхемы мультиплексоров можно объединять для увеличения количества каналов. Например, два 8-канальных мультиплексора легко объединяются в 16-канальный с помощью инвертора на входах разрешения и элемента 2И-НЕ для смешивания выходных сигналов (рис. 4). Старший разряд кода будет при этом выбирать один из двух мультиплексоров. Точно так же из двух 16-канальных мультиплексоров можно сделать 32-канальный. Если нужно большее число каналов, то необходимо вместо инвертора включать дешифратор, на который подаются старшие разряды кода. Выходные сигналы дешифратора будут выбирать один из мультиплексоров.

В заключение отметим, что задержки выходного сигнала мультиплексора по входам управляющего (адресного) кода примерно в два раза превышают задержки логических элементов, а по информационным входам - примерно в полтора раза, что следует учитывать при проектировании цифровых устройств.

Сумматоры

На схемах сумматоры обозначаются буквами SM. В отечественных сериях код, обозначающий микросхему сумматора, - ИМ. Микросхемы сумматоров, как следует из их названия, предназначены для суммирования двух входных двоичных кодов. То есть выходной код равен арифметической сумме двух входных кодов.

Пусть в процессе функционирования устройства или выполнения какого-либо алгоритма возникла необходимость в сложении двух n-разрядных двоичных чисел a и b:

В результате сложения должно получиться двоичное число S, равное сумме двух чисел, т.е.:

Так, например, если один входной код 0111 (=7), а второй 0101 (=5), то суммарный код на выходе будет1100 (или число 12 представленное в двоичном коде).

Подобные операции, часто встречаемые в практике проектирования цифровых устройств, выполняются с помощью логических устройств, называемых сумматорами.

В рассмотренном примере суммировались два числа, представленных в двоичном коде, поэтому такие сумматоры получили название двоичных. При проектировании цифровых устройств кроме двоичных наиболее часто применяются двоично-десятичные сумматоры. Встречаются и другие типы сумматоров.

Числа в сумматорах складываются поразрядно, начиная с младших разрядов , как это делается при сложении двух десятичных чисел, пользуясь правилами арифметики. Сумматоры, построенные по этому принципу получили название последовательных и характеризуются невысоким быстродействием.

Возможен другой подход к суммированию двух чисел, а именно когда складываются все разряды одновременно. Такие сумматоры, получившие название параллельных, обладают высоким быстродействием, но для их реализации требуются большие аппаратурные затраты.

Кроме этих двух типов сумматоров возможны и другие варианты, сочетающие особенности сумматоров обоих типов.

Выбор того или иного способа суммирования в первую очередь определяется требованиями быстродействия, и именно быстродействие является основным параметром сумматоров, определяющим его структуру. Однако основу всякого двоичного сумматора составляет одноразрядный сумматор. Сумма двух двоичных чисел с числом разрядов может иметь число разрядов . Например, при суммировании чисел 13 (1101) и 6 (0110) получается число 19 (10011). Поэтому количество выходов сумматора на единицу больше количества разрядов входных кодов. Этот дополнительный (старший) разряд называется выходом переноса.

Сумматоры бывают одноразрядные (для суммирования двух одноразрядных чисел), двухразрядные (суммируют двухразрядные числа) и четырехразрядные (суммируют четырехразрядные числа).

В цифровых устройствах применяют одноразрядные сумматоры на два и три входа, причем первый из них называют полусумматором или сумматором по модулю два, а второй -- полным одноразрядным сумматором. Работа полусумматора поясняется таблицей истинности (табл. 2)

Таблица 2

Как видно из таблицы полусумматор работает таким образом, что сигнал полусуммы появляется на его выходе в том случае когда присутствует высокий уровень только на одном из его входов. Если на обоих входах полусумматора присутствует уровень 1, то сигнал полусуммы отсутствует, но появляется сигнал переноса (1).

При проектировании цифровых устройств чаще всего применяют 4-разрядные сумматоры.

Покажем для примера 2-разрядный и 4-разрядный сумматоры (рис. 5).

Микросхема ИМ6 отличается от ИМ3 только повышенным быстродействием и номерами используемых выводов микросхем, функция же выполняется та же самая.

Помимо выходных разрядов суммы и выхода переноса сумматоры имеют вход расширения (другое название -- вход переноса) С для объединения нескольких сумматоров с целью увеличения разрядности. Если на этот вход приходит единица, то выходная сумма увеличивается на единицу, если же приходит нуль, то выходная сумма не увеличивается. Если используется одна микросхема сумматора, то на ее вход расширения С необходимо подать нуль.

Полная таблица истинности 2-разрядного сумматора ИМ2 приведена в таблице 2. Как видно из таблицы, выходной 3-разрядный код (P, S1, S0) равен сумме входных 2-разрядных кодов (А1, А0) и (В1, В0), а также сигнала С. Нулевые разряды - младшие, первые разряды - старшие. Полная таблица истинности 4-разрядного сумматора будет чрезмерно большой, но суть работы остаётся точно такой же, как и случае 2-разрядного сумматора.

Сумматоры могут использоваться также для суммирования чисел в отрицательной логике (когда логической единице соответствует электрический нуль, и наоборот логическому нулю соответствует электрическая единица). Но в этом случае входной сигнал переноса С также становится инверсным, поэтому при использовании одной микросхемы сумматора на вход С надо подать электрическую единицу (высокий уровень напряжения). Инверсным становится и выходной сигнал переноса P, низкий уровень напряжения на нём (электрический нуль) соответствует наличию переноса.

То есть получается, что сумматор абсолютно одинаково работает, как с положительной, так и с отрицательной логикой.

Рассмотрим пример. Пусть надо сложить два числа 5 и 7 в отрицательной логике. Числу 5 в положительной логике соответствует двоичной код 0101, а в отрицательной логике - код 1010. Числу 7 в положительной логике соответствует двоичный код 0111, в отрицательной - код 1000. При подаче на вход сумматора кодов 1010 (десятичное число 10 в положительной логике) и 1000 (десятичное число 8 в положительной логике) получаем сумму 10+8=18, то есть код 10010 в положительной логике. С учётом входного сигнала переноса С=1 (то есть отсутствие входного переноса в отрицательной логике) выходной код сумматора получится на единицу больше: 18+1=19, то есть 10011. При отрицательной логике это будет соответствовать числу 01100, то есть 12 при отсутствии выходного переноса. В результате получили: 5+7=12.

Сумматор может вычислять не только суммы, но и разность входных кодов, то есть работать вычитателем. Для этого вычитаемое число надо просто поразрядно проинвертировать, а на вход переноса С подать единичный сигнал (рис. 6).

Например, пусть надо вычислить разность между числом 11 (1011) и числом 5 (0101). Инвертируем поразрядно число 5 и получаем 1010, то есть десятичное 10. Сумматор при суммировании 11 и 10 даёт 21, то есть двоичное число 10101. Если сигнал С=1, то результат будет 10110. Отбрасываем старший разряд (выходной сигнал P) и получаем разность 0110, то есть 6.

Ещё пример. Пусть надо вычислить разность между числом 12 (1100) и числом 9 (1001). Инвертируем поразрядно 9, получаем 0110, то есть десятичное 6. Находим сумму 12 и 6, получаем 18, а с учётом С=1 получаем 19, то есть двоичное 10011. В четырёх младших разрядах имеем 0011, то есть десятичное 3.

Каскадировать сумматоры для увеличения разрядности очень просто. Сигнал с выхода переноса сумматора, обрабатывающего младшие разряды, нужно подать на вход переноса сумматора, обрабатывающего старшие разряды.

При объединении трёх 4-разрядных сумматоров получается 12-разрядный сумматор, имеющий дополнительный 13 разряд (выход переноса P).

Литература

1. Новиков Ю.В. Основы цифровой схемотехники. Базовые элементы и схемы. Методы проектирования. М.: Мир, 2001. - 379 с.

2. Новиков Ю.В., Скоробогатов П.К. Основы микропроцессорной техники. Курс лекций. М.: ИНТУИТ. РУ, 2003. - 440 с.

3. Пухальский Г.И., Новосельцева Т.Я. Цифровые устройства: Учеб. пособие для ВТУЗов. СПб.: Политехника, 2006. - 885 с.

4. Преснухин Л.Н., Воробьев Н.В., Шишкевич А.А. Расчет элементов цифровых устройств. М.: Высш. шк., 2001. - 526 с.

5. Букреев И.Н., Горячев В.И., Мансуров Б.М. Микроэлектронные схемы цифровых устройств. М.: Радио и связь, 2000. - 416 с.

6. Соломатин Н.М. Логические элементы ЭВМ. М.: Высш. шк., 2000. - 160 с.