Конструирование СВТ

Время выполнения операции сложения и вычитания десятичных чисел от приёма входных кодов до выдачи результата и признаков результата на шину информационную выходную (ШИВых):

t_{з. полная} = t_{з.ср. Пр. Рг D23, D24 (КР1533ИР35)} + t_{з.ср. Пр. Рг D42, D43 (КР1533ИР35)} + t_з. = 108,5 + 105,5 + 408,5 = 622,5 нс

График подачи управляющих сигналов представлен на рис. 2.6

Все расчёты на время выполнения операции сложения, вычитания десятичных чисел были проделаны для определения частоты подачи входных кодов на вход арифметического устройства.

Частота подачи входных операндов на вход арифметического устройства для выполнения операций сложения и вычитания десятичных чисел рассчитывается по формуле:

f_вх ? 1/t_{з. полная} (2.6.3)

f_вх ? 1/622,5 нс = 1/622,5 * 10^-9 с = 1606426 Гц ? 1,6 МГц.

Таблица 2.5

Среднее время срабатывания используемых микросхем [6]

Заключение

В данном курсовом проекте было разработано арифметическое устройство для выполнения сложения и вычитания десятичных чисел. На вход схемы подаются два однобайтных (2 тетрады) операнда в двоично-десятичной системе счисления. На выходе получается однобайтовый результат в двоично-десятичной системе, знак результата, признак результата равенства нулю, производится проверка на чётность результата (формируется контрольный разряд) и выводится перенос в следующий байт. Были разработаны:

1) схема электрическая структурная (рис. 2.1) и выполнено описание работы данного устройства;

2) схема контроля на появление недопустимых кодов (рис. 2.2) и выполнено описание работы этой схемы;

3) схема обработки знаков и передачи операндов на соответствующий регистр в соответствии со своим знаком (рис. 2.3) и выполнено описание её работы;

4) схема электрическая функциональная (рис. 2.4) и выполнено описание работы этой схемы;

5) схема электрическая принципиальная и выполнено описание этой схемы.

Также были выполнены:

1) описание элементной базы, на основании которой были выбраны микросхемы по технологии ТТЛШ, т.к. они обладают обширной номенклатурой, достаточно высоким быстродействием, большой помехоустойчивостью и сравнительно малой потребляемой мощностью;

2) расчёты на потребление мощности схемой арифметического устройства

3) расчеты на быстродействие арифметического устройства при выполнении операций сложения и вычитания десятичных чисел. А также рассчитана частота подачи входных операндов на вход арифметического устройства для выполнения операций сложения и вычитания десятичных чисел.

Разработанное арифметическое устройство для выполнения сложения и вычитания десятичных чисел потребляет 6,3 Вт. Полное время прохождения сигнала от приёма входного кода до выдачи результата 622,5 нс. Рабочая частота разработанного устройства 1,6 МГц.

Всёми передачами входных операндов, корректирующих тетрад, промежуточных результатов и выдачей результата на выходные регистры в разработанном арифметическом устройстве осуществляется с помощью устройства управления.

Список литературы

1. Калабеков Б.А, Мамзелев И.А.. Цифровые устройства и микропроцессорные системы. М. «Радио и связь». 1987.

2. Каган Б.М.. Электронные вычислительные машины и системы. М. Энергоатомиздат. 1991.

3. Дроздов Е.А., Комарницкий В.А., Пятибратов А.П.. Электронные вычислительные машины единой системы. М. «Машиностроение». 1981.

4. Якубовский С.В. и др. Справочник «Цифровые и аналоговые МКС». М., Издательство «Радио и связь». 1989.

5. Аванесян Г.Р., Левшин В.П. Интегральные МКС ТТЛ, ТТЛШ. М., Издательство «Радио и связь». 1992.

6. Бирюков С.А., Применение цифровых микросхем серий ТТЛ и КМОП. М., Издательство ДМК. 1999.

7. Гук М. Интерфейсы ПК: справочник. М., ЗАО «Издательство «Питер», 1999.

8. Гук М. Аппаратные средства IBM PC. Энциклопедия. М., ЗАО «Издательство «Питер», 1999.