Понятие триггеров

Размещено на http://www.allbest.ru/

Лекция

Триггеры

Введение

На базе логических элементов строятся цифровые автоматы. Простейшим представителем цифровых автоматов с памятью последовательностных устройств являются триггеры. Это основа построения практически всех более сложных автоматов с памятью.

1. Общие сведения

Интегральный триггер - триггер, реализованный на основе интегральных микросхем (ИМС) или логических элементов (ЛЭ).

Назначение интегральных триггеров:

Назначение интегральных триггеров то же, что и интегральных триггеров на дискретных элементах, но применяются наиболее широко в цифровой технике и используются для:

счета;

деления числа импульсов;

хранения информации;

обработки двоичных сигналов.

Классификация интегральных триггеров:

Классифицируются интегральные триггеры по следующим основным признакам:

В зависимости от базового ЛЭ:

И-НЕ;

ИЛИ-НЕ

По способу записи сигналов

синхронные(тактируемые) (Синхронные - имеют кроме информационных входов синхронизирующий вход (тактирующий). Сигналы на информационных входах воздействуют на триггер только при наличии разрешающего сигнала на тактовом входе);

асинхронные(нетактируемые) (Асинхронные - изменение состояния происходит непосредственно с приходом управляющих сигналов (имеют только информационные входы, сигналы на которых определяют состояние триггеров);

универсальные.

По функциональному признаку (название отражает особенности органов управления)

RS - триггеры;

D - триггеры;

JK - триггеры;

T - триггеры.

По способу управления:

со статическим управлением (триггер воспринимает информацию в течении всего времени действия управляющего (информационного)сигнала);

с динамическим управлением (триггер воспринимает информацию по перепаду уровня напряжения).

Устройство интегральных триггеров:

Простейший интегральный триггер можно выполнить на логических элементах если вход одного ЛЭ соединить с выходом другого.

сигнал триггер интегральный

Рис. 1

2. Принцип действия интегральных триггеров

Если подавать определенную комбинацию электрических сигналов на входы триггера, за счет изменения его состояния, уровень выходного напряжения изменяется. Состояние триггера отождествляется с сигналом на прямом выходе Q. Триггер находится в единичном состоянии при Q=1, =0 и нулевом состоянии при Q=0, =1.

Рассмотрим простейший RS-триггер, на основе которого можно построить не только любой интегральный триггер, но и более сложные цифровые устройства.

Простейшие триггеры

RS-триггером называется триггер, имеющий два информационных входа.

Назначение RS-триггеров.

RS-триггер - простейший информационный триггер, который применяется самостоятельно или входит в состав более сложных интегральных триггеров в качестве запоминающей ячейки.

Классификация RS-триггеров.

RS - триггеры классифицируются:

По способу записи сигналов:

-синхронные;

-асинхронные.

В зависимости от базового логического элемента:

-И-НЕ

-ИЛИ-НЕ

Асинхронный RS-триггер

Как говорилось выше, асинхронные RS-триггеры делятся на RS-триггеры на элементах ИЛИ - НЕ и на RS-триггеры на элементах И - НЕ

RS-триггер на элементах ИЛИ - НЕ

Условные обозначения RS-триггеров.

Рис. 2

На представленном рисунке S вход служит для установки триггера в единичное состояние (set - установка); R вход служит для установки триггера в нулевое состояние (reset - сброс); С вход является синхронизирующим входом или тактовым.

RS-триггер на элементах ИЛИ - НЕ

Схема асинхронного RS-триггера на элементах ИЛИ - НЕ.

Схема асинхронного RS-триггера имеет вид.

Рис. 3

Работа асинхронного RS-триггера на элементах ИЛИ - НЕ.

Пусть триггер находится в нулевом состоянии, т.е. Q=0, =1.

При S=0, R=0 состояние триггера не изменяется.

Для переключения в единичное состояние необходимо подать S=1, R=0.

Тогда на выходе DD2 появляется 0, а на входах DD1 действуют U0. Это вызовет появление U1 на выходе, т.е. Q=1.

Для переключения в нулевое состояние необходимо подать R=1, S=0, тогда Q=0 и на оба входа DD2 действует U0, следовательно, =1.

Сочетание S=1, R=1 запрещено, так как оба элемента устанавливаются в нулевое состояние и после снятия входного сигнала триггер может перейти в нулевое состояние.

Работу асинхронного RS-триггера на элементах ИЛИ - НЕ можно представить следующей таблицей:

Sn	Rn	Qn
0	0	Qn-1
0	1	0
1	0	1
1	1

Таким образом на RS - триггере возможна комбинация 1, 0 или 0, 1 (информационная комбинация переключающая триггер).

RS-триггер на элементах И - НЕ

Условное обозначение асинхронного RS- триггера.

Рис. 4

Схема асинхронного RS-триггера на элементах И - НЕ.

Схема асинхронного RS-триггера имеет вид.

Рис. 5

Работа асинхронного RS-триггера на элементах И - НЕ.

Пусть триггер находится в единичном состоянии, т.е. Q=1, =0.

При S=1, R=1 состояние триггера не изменяется. Для переключения в нулевое состояние необходимо подать S=1, R=0. Тогда на выходе DD1 появляется 0, а на входах DD2 действуют U0. Это вызовет появление U1 на инверсном выходе, т.е. =1. Для переключения в единичное состояние необходимо подать R=1, S=0, тогда Q=1 и на оба входа DD2 действует U1, следовательно, =0.

Сочетание S=0, R=0 запрещено, так как оба элемента устанавливаются в единичное состояние и после снятия входного сигнала триггер может перейти в нулевое состояние.

Работу асинхронного RS-триггера на элементах И -НЕ можно представить следующей таблицей:

Sn	Rn	Qn
0	0	?
0	1	1
1	0	0
1	1	Qn-1

Таким образом на RS - триггере возможна комбинация 1, 0 или 0, 1 (информационная комбинация переключающая триггер).

Синхронный RS - триггер.

Назначение синхронного RS-триггера.

Синхронный RS-триггер предназначен для предотвращения срабатывания RS - триггера от комбинаций с задержанными сигналами поступающими на вход.

Условное обозначения синхронного RS-триггера.



Рис. 6

На рисунке “С” обозначает время (clock).

Синхронный RS-триггер - RS - триггер, имеющий два информационных и 1 синхронный (тактовый) входы.

Схема синхронного RS-триггера.

Рис. 7

Как видно из рисунка, схема состоит из асинхронного RS-триггера и 2-х элементов И.

Работа синхронного RS-триггера.

При подаче на вход С “0” информация с S и R-входов на триггер не передается и состояние его не меняется

При С=1 сигналы с S и R- входов проходят на триггер и переключают его.

Если использовать RS-триггер с инверсными входами, то элементы И заменяются на элементы И-НЕ.

Двухступенчатый синхронный RS-триггер

Двухступенчатый синхронный RS-триггер - триггер, в состав которого входят 2 одноступенчатых синхронных RS-триггера и элемент ИЛИ-НЕ.

Назначение двухступенчатого синхронного RS-триггера.

Двухступенчатый синхронный RS-триггер предназначен для тактирования триггера фронтом импульса или перепадом потенциала.

Условное обозначение двухступенчатого синхронного RS-триггера.

Рис. 8

Схема двухступенчатого синхронного RS-триггера.

Рис. 9

Работа двухступенчатого синхронного RS-триггера.

Каждая ступень представляет собой синхронный RS - триггер. При наличии на шине C логической 1 триггер Т1 воспринимает информацию, поступившую по шинам S и R которая и определяет его состояние. В это время за счет инвертора на входе С триггера Т2 действует 0 и его состояние не меняется.

В момент, когда С=0 на выходе инвертора DD1 появляется логическая единица U1, которая разрешает перезапись в триггер Т2 информации из триггера Т1.

Таким образом, информация в триггере Т1 записывается по фронту синхроимпульса, а в триггере Т2 - по его срезу.

Для расширения возможности триггеров возможно объединение синхронных и асинхронных триггеров.

Рис. 10

На представленной схеме входы , -входы асинхронного триггера, входы S, R, C -входы синхронного триггера.

Обозначение представленного триггера - ТР.

Например: 555 ТР-2.

3. Универсальные триггеры

Т-триггеры

Т-триггер -триггер, имеющий один информационный вход и изменяющий свое состояние всякий раз, когда на вход поступает управляемый сигнал.

Т-триггер по другому называют триггером со счетным входом.

Т - триггер предназначен для выполнения следующих основных функций:

счета поступающих сигналов

деления частоты

Получается Т - триггер путем введения соответствующей обратной связи в тактируемые (синхронные) RSC-триггеры.

На схемах Т - триггер обозначается следующим образом

Рис. 0.11

Принцип действия Т - триггера основан на следующем: число его переключений равно числу поступающих на его вход импульсов.

Схема Т - триггера имеет следующий вид:

Рис. 0.12

Рассмотрим работу Т - триггера.

Пусть Т - триггер находится в нулевом состоянии. Тогда на S входе действует логическая единица “1”, а на R входе - 0. При подаче синхронного импульса (т.е. при подаче “1” на вход С Т - триггера) триггер Т1 перейдет в единичное состояние, а триггер Т2 состояние не меняет. По окончании импульса на входе С триггера Т1 на входе С триггера Т2 появляется 1 и триггер Т2 переходит в единичное состояние. Теперь на S входе действует 0, а на R входе - 1.

Следовательно, под действием очередного импульса триггер Т1 и по срезу триггер Т2 перейдут в нулевое состояние.

Таким образом, под действием каждого импульса состояние триггера изменяется, т.е. Т-триггер должен переключаться каждым импульсом, поступающим на счетный вход триггера.

Рис. 0.13

Рассмотренные Т - триггеры нашли широкое применение в счетчиках.

Кроме описанных схем применяются так же и асинхронные Т триггеры. Условно-графическое обозначение такого триггера имеет вид:



Рис. 0.14

Асинхронные триггеры получают за счёт инвертирования одной последовательности импульсов поступающих на два разных входа. Сигнал инвертируется с помощью элемента ИЛИ-НЕ (НЕ), подключенного ко входу R.

Рис. 0.15

Таким образом, RS триггеры это триггеры с раздельным запуском. Их недостаток наличие запрещённых комбинаций сигналов подаваемых на входы этих устройств. Этого недостатка лишены Т-, D-, JK- триггеры.

D-триггеры.

Интегральным D-триггером называется триггер с одним сигнальным и одним тактовым входом.

Такие триггеры носят другое название - триггер задержки. Название произошло от английского слова delay (задержка).

D-триггеры предназначены для выполнения следующих основных операций:

запоминание информации;

задержка логических сигналов;

счет поступающих импульсов.

D-триггеры являются синхронными триггерами и классифицируются по количеству тактов работы

однотактный

двухтактный (2х ступенчатый).

Рассмотрим указанные выше основные схемы D-триггеров.

Однотактный D- Триггер

Однотактный D- триггер состоит из синхронного RSC-триггера, дополненного инвертором.

Условное обозначение однотактного D- триггера имеет следующий вид.

Рис. 0.16

Принцип действия- однотактного D- триггера заключается в следующем:

Любой сигнал на D входах создает на RS входах взаимно инвертированную комбинацию (S=0, R=1 или R=0, S=1).

Схема однотактного D- триггера имеет вид представленный ниже.



Рис. 0.17

Работу однотактного D- триггера рассмотрим в двух случаях:

при подаче на синхронизирующий вход С логической единицы;

подаче на синхронизирующий вход С логического нуля.

Рассмотрим указанные случаи по порядку.

При подаче на вход С ”1” значение сигнала, поступающего на D-вход через элемент DD2 подается на S вход триггера Т1. В этом случае S=D, а на входе R сигнал инвертированный по сравнению с сигналом на входе D, т.е. R=. Таким образом, сигналы на S- и R- входах являются взаимно инвертированными благодаря элемента ИЛИ - НЕ DD1. В результате любой сигнал на D-входе создает комбинацию S=1, R=0 или S=0, R=1. При этом триггер переключается в состояние Q=S=D. Таким образом, при С=1 D - триггер на выходе Q повторяет потенциал D -входа с задержкой относительно сменившегося потенциала входа С (поступления тактовых импульсов).

При подаче на вход С “0” за счет элементов И DD2 и DD3 сигналы на входах S и R равны нулю. Триггер хранит предыдущую информацию. Т.е. в этом случае нулевой сигнал на D входе на состояние триггера не влияет и он хранит информацию, поступившую когда на входе С была “1”. Таким образом, работу схемы можно пояснить диаграммой.

Рис. 0.18

DV -Триггер

Введение ещё одного дополнительного входа (valve клапан) позволяет реализовать универсальный триггер DV типа.

Условное обозначение DV -триггера:

Рис. 0.19

Схема DV -триггера имеет вид.

Рис. 0.20

Работа DV -триггера происходит следующим образом.

При V=1 триггер функционирует, как D-триггер.

При V=0 на входах S и R присутствует логический ноль независимо от того какой сигнал поступает на входы D и С.

Таким образом, как видим, информационный вход отключается от триггера. Т.е. триггер блокируется. Его состояние остается таким, каким оно было до момента поступления на вход V нуля и не зависит от смены сигналов на D-входе.

Двухтактный ( двухступенчатый) D-триггер

D - триггер можно выполнить двухступенчатым.

Первая ступень представляет собой одноступенчатый D-триггер, а вторая - синхронный RS-триггер.

На схемах двухтактный D- триггер обозначается следующим образом.

Рис. 0.21

Принцип действия двухтактного D- триггера основан на принципе действия RS триггера с динамическими входами. Т.е. первая ступень переключается по переднему фронту тактового импульса, вторая по его срезу.

Схема двухтактного D- триггера имеет следующий вид.

Рис. 0.22

Работа двухтактного D- триггера наглядно отражена в описании его принципа работы

Так же как и в одноступенчатом Dтриггере в 2-х ступенчатой схеме возможно реализовать функцию valve. В результате получим универсальный 2-х ступенчатый DV-триггер.

Рис. 0.23

Условное обозначение такого триггера имеет следующий вид:

Рис. 0.24

Двухступенчатый D-триггер получил широкое применение из-за его универсальности. Так, например, если соединить с D входом, то с каждым синхроимпульсом будет меняться потенциал на входе D и, следовательно, состояние триггера. Таким образом, получается счетный Т-триггер.



Рис. 0.25

Кроме того, на базе таких триггеров можно реализовать и другие виды триггеров.

Развитие универсальных триггеров происходит в связи с необходимостью экономии средств при проектировании и изготовлении радиоэлектронной аппаратуры.

Реальные микросхемы функционально являющиеся D -триггерами обозначаются следующим образом: ТМ. Так, например, микросхема 155ТМ2 является D-триггером.

Итак Dтриггеры, цифровые устройства со счётным запуском, и не имеющие запрещённых комбинаций сигналов, подаваемых на их информационные входы.

JK-триггеры.

JK-триггер -это триггер с двумя сигнальными и одним синхронным входами. Такие триггеры часто называются универсальными, так как на их основе можно получить RS- и T-триггеры.

Название выводов у таких триггеров пошло от английских слов jerh -резкий толчок, kill - убить. Назначение- JK-триггеров универсальное.

Выполняется JK-триггер по двухступенчатой схеме с использованием основного и вспомогательного RS-триггера соединённых последовательно и имеющих обратную связь..

JK-триггеры получили следующее условное обозначение:

Рис. 0.26

Микросхемы JK-триггеров имеют обозначение ТВ. Например JK-триггер исполненный в комплекте микросхем 555 серии имеет обозначение - 555ТВ9.

Информационные входы J и K аналогичны входам S и R тактируемого RSC- триггера.

Принцип действия JK-триггеров аналогичен RSC триггеру, но JK-триггеры не имеют запрещающей комбинации. Т.е. во время действия тактового импульса сигнал записывается в основной триггер, а в момент окончания сигнал считывается вспомогательным RS-триггером.

Схема JK-триггеров.



Рис. 0.27

На схеме, представленной выше, входы J, K являются информационными входами. Они аналогичны S и R входам тактируемого RSC-триггера (R эквивалентен K входу, S - J входу).

Работу (изменение состояний) JK - триггера при С=1 можно представить в виде следующей таблицы.

Jn	Kn	Qn+1
0	0	Qn
1	0	1
0	1	0
1	1

При J=1, К=0 по срезу тактового импульса триггер устанавливается в единичное состояние, т.е. Q=1.

При J=0, К=1 - переключается в нулевое состояние, т.е. Q=0.

При J=0, К=0 - хранит раннее записанную информацию.

В данном триггере так же возможно осуществление счётного режима. Сказанное происходит при J=К=1. Триггер переключается каждым счетным импульсом приходящим на вход С..

Рассмотрим работу JK - триггера более подробно.

При J=K=0 на выходах DD1 и DD2 устанавливаются 1, которые для триггеров с инверсными входами являются пассивными сигналами. Следовательно, триггер Т1 и JK - триггер в целом своего состояния не изменяет.

Чтобы на выходе DD1 появился 0, необходимо чтобы J=1, C=1, =1. Тогда триггер Т1 переходит в 1 состояние, а по срезу тактового импульса и триггер Т2 переходит в 1. Следовательно, Q2=1.

При К=1, С=1, Q=1 на выходе DD2 появляется 0, переводящая триггер Т1 в нулевое состояние, а по срезу триггер Т2 в 0 и, следовательно, JK - триггер в целом переходит в нулевое состояние (Q=0, =1).

В отличие от RSC - триггеров одновременное присутствие единицы на сигнальных входах JK не является запрещающей комбинацией. При этом JK - триггер работает в счетном режиме, т.е. переключается спадом каждого тактирующего импульса.

На базе JК - триггеров можно построить любой из ранее рассмотренных.

Т-триггер. D-триггер.

Рис. 0.28

Синхронный RS-триггер. Асинхронный Т-триггер.

Рис. 0.29

Заключение

Интегральные триггеры отличаются от триггеров на дискретных элементах компактностью и меньшим потреблнением энергии. Параметры импульсов интегральных триггеров лучше (tф tс).

Интегральные триггеры используются в цифровой технике как счетчики, делители частоты, ячейки памяти и т.д.

Основные типы цифровых устройств, как то счётчики, регистры, запоминающие устройства и т.д. в основе своей структуры имеют триггеры.

Наиболее удобным и универсальным в применении является JK-триггер

Размещено на Allbest.ru