Разработка компьютерной системы для контроля герметичности тормозной магистрали грузового поезда

Размещено на http://www.allbest.ru/

МИНИСТЕРСТВО ТРАНСПОРТА РОССИЙСКОЙ ФЕДЕРАЦИИ

ФЕДЕРАЛЬНОЕ АГЕНТСТВО ЖЕЛЕЗНОДОРОЖНОГО ТРАНСПОРТА

Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования

Самарский государственный университет путей сообщения (СамГУПС)

Кафедра "Мехатроника в автоматизированных производствах"

КУРСОВАЯ РАБОТА

по дисциплине: "Микропроцессорная техника в мехатронике и робототехнике"

на тему: "Разработка компьютерной системы для контроля герметичности тормозной магистрали грузового поезда"

Самара - 2016

Содержание

Введение

1. Описание микропроцессорной системы

1.1 Структурная схема системы

1.2 Схема алгоритма работы микропроцессорной системы

2. Критерии эффективности и обоснование выбора базисных элементов

3. Функциональная схема микропроцессорной системы

3.1 Описание функциональной схемы микропроцессорной системы

3.2 Описание функциональной схемы микропроцессорной системы на базе микроконтроллера

4. Схема и текст программы

4.1 Схема алгоритма работы программы

4.2 Текст программы

Заключение

Список использованной литературы



Введение

Тормозная магистраль - система воздухопровода, находящегося под днищем (преимущественно) вагона или поезда, в которую подаётся воздух из компрессора локомотива и способствует торможению поезда. Также к тормозной магистрали относятся концевые краны (клапанного или шаровидного типа), тройники с разобщительными кранами и соединительные рукава.

Тормозная магистраль пневматической тормозной системы представляет собой металлическую трубу с внутренним диаметром 32,0 мм (до 1948 года диаметр был 28,4 мм). Увеличение диаметра позволило:

уменьшить сопротивление движению воздуха по трубе вследствие перехода от турбулентного движения при диаметре 28,4 мм к ламинарному при диаметре 32,0 мм;

ускорить процесс зарядки тормозной сети поезда (особенно длинносоставного);

уменьшить разницу давлений в тормозной магистрали в голове и хвосте поезда;

улучшить процесс торможения.

Цель данной курсовой работы - разработать компьютерную систему для контроля герметичности тормозной магистрали грузового поезда.



1. Описание микропроцессорной системы

Данная микропроцессорная система предназначена для измерения через каждые 20 минут давления в начале и в конце тормозной магистрали поезда и формировании световых сигналов о состоянии тормозной магистрали.

1.1 Структурная схема системы

Структурная схема системы для измерения для контроля герметичности тормозной магистрали представлена на рис. 2.1.

В микропроцессорную систему входят:

Два источника сигналов - датчики давления дд 1 и дд 2;

2 АЦП для преобразования аналоговых сигналов в цифровые;

блок включения и выключения системы;

конъюнкция для считывания сигнала завершения АЦП;

память программ;

память данных;

программируемый интервальный таймер;

генератор тактовых импульсов с частотой 10 Гц.

Все выше перечисленные элементы через устройства ввода и вывода подключаются к вычислительным устройствам. Для работы вычислительного устройства необходимы такие устройства как память программ и память данных.



Рисунок 2.1 - Структурная схема микропроцессорной системы

1.2 Схема алгоритма работы микропроцессорной системы

Схема алгоритма работы микропроцессорной системы представлена на рисунке 2.2. Описание блоков схемы алгоритма работы системы:

Блок 1 - Начало алгоритма;

Блок 2 - Подготовка к работе всех элементов системы, установка начальных значений;

Блок 3-4 - Включение или отключение системы;

Блок 5 - включение таймера;

Блок 6-7 - Проверка завершения 20 минут;

Блок 8-9 - проверка завершения АЦП;

Блок 10-12 - Считывание информации;

Блок 13 - Сравнение показаний с заданным значением;

Блок 14 - если разность превышает заданное значение, то включить красный;

Блок 15 - если разность не превышает заданное значение, то включить зеленый;

Блок 16 - запуск АЦП.

Рисунок 2.2 - Схема алгоритма работы микропроцессорной системы

2. Критерии эффективности и обоснование выбора базисных элементов

Существуют множества различных критериев эффективности МС: быстродействие, энергопотребление, стоимость, отказоустойчивость, сложность, работоспособность в условиях индустриальной среды и т.д. Проектируемая МС предназначена для массового применения. Тогда главным критерием эффективности будет стоимость и сложность. Поэтому для реализации данной системы выберем контроллеры на базе МП i8080 или совместимые с МП. К числу таких контроллеров можно отнести программируемые контроллеры МС 2702, МС 1204.



3. Функциональная схема микропроцессорной системы

3.1 Описание функциональной схемы микропроцессорной системы

Функциональная схема микропроцессорной системы для контроля герметичности представлена на рисунке 4.1. Схема содержит микропроцессор МП, генератор тактовых импульсов ГТИ, системный контроллер СК, шинный формирователь адреса ШФ, постоянное ПЗУ и оперативное ОЗУ запоминающие устройства, шины адреса ША, шины данных ШД, шины управления ШУ, интерфейсные модули - программируемый периферийный адаптер ППА и программируемый интервальный таймер ПИТ.

МП реализован на БИС КР 580ВМ 80. ГТИ реализован на микросхеме КР 580ГФ 24 и формирует синхросигналы для МП.

ШФ адреса, выполненный на микросхеме КР 580ВА 86, и СК, выполненный на микросхеме КР 580ВК 28, формирует сигналы для системной шины- ША, ШД, ШУ.

ПЗУ - энергонезависимая память, предназначенная для хранения программ.

ОЗУ - предназначена для записи и чтения данных в процессе вычислений. микропроцессорная алгоритм программа герметичность

ППА, выполненный на базе микросхемы КР 580ВВ 55А, предназначен для подключения двух АЦП, 2 лампочек, таймера и блок влючения/выключения системы.

Программируемый интервальный таймер (ПИТ, PIT- programmable interval timer) i8253/i8254 (КР 580ВИ 53/ВИ 54) является программируемым устройством, предназначенным для измерения времени и счета числа событий в МС.

Рисунок 3.1 - Функциональная схема микропроцессорной системы

3.2 Описание функциональной схемы микропроцессорной системы на базе микроконтроллера

Функциональная схема микропроцессорной системы на основе типового промышленного выпускаемого контроллера приведена на рис. 4.2. Число и состав микросхем в системе определяется требованиями, предъявляемыми потребителями.

В контроллере применяется следующие микросхемы: микропроцессор КР 580ВМ 80А, генератор КР 580 ГФ 24, системный контроллер КР 580ВК 28, буферная схема адреса, построенная на двух микросхемах КР 580ВА 86 для обеспечения нагрузочной способности по шине адреса. Объем памяти ЗУ и использование одной или нескольких периферийных микросхем которые определяет пользователь.

Микропроцессорная система имеет системную шину, образуемую из трех шин: адреса А 15-А 0, данных D7-D0 и управления. Системная шина позволяет строить микропроцессорную систему по модульному принципу: модуль центрального процессора, модуль ЗУ, модуль и т.д. Каждый модуль может содержать собственные буферные схемы адреса и данных.

Двунаправленные выводы данных периферийных микросхем рекомендуется подключать к системной шине через шинные формирователи.

Магистральная структура микропроцессорной системы позволяет подключать микросхемы ЗУ общей емкостью до 64К байт и микросхемы УВВ до 256 каналов ввода и до 256 каналов вывода.

Рисунок 3.2 - Функциональная схема микропроцессорной системы на основе типового контроллера

4. Схема и текст программы

4.1 Схема алгоритма работы программы

Предположим в ППА адрес порта А 30h, порта В 31h, порта С 32h. Программируем ППА 9Аh. Порта А, В и С с 4 по 7 бит обеспечивают ввод. Регистр управляющего слова ППА 33h. В ПИТ адрес порта СТ 0 40h, СТ 1 и СТ 2 не используются. Программируем ПИТ и устанавливаем начальное значение счетчика. Схема алгоритма работы программы представлена на рисунке 5.1.

Описание блоков схемы алгоритма работы программы:

Блок 1-2 - программирование ППА

Блок 3-4 - программирование ПИТ

Блок 5-8 - установка начального значения счетчика

Блок 11-13 - проверка системы на включения

Блок 14-15 - включение счетчика

Блок 16-17 - проверка прошло ли 20 минут

Блок 18-20 - проверка завершения АЦП

Блок 21-23 - чтения АЦП 1 и АЦП 2, запись в данных в память

Блок 24-26 - сравнение разницы АЦП 1 и АЦП 2 с заданным значением

Блок 27-28 - если разность давления меньше заданного, то включить красный

Блок 29-30 - если разность давления больше заданного, то включить зеленый

ППА (Режим 0) - 10011010 (9Аh) ПИТ (Режим 0) - 00110000 (30h)

РА - 30h (Ввод) СТ 0-40h

РВ - 31h (Ввод) СТ 1-41h (Не используется)

РС - 32h 7-4 (Ввод) Ст 2-42h (Не используется)

0-3 (Вывод) РУС - 43h

РУС - 33h

Рисунок 4.1 - Схема алгоритма работы программы

4.2 Текст программы

ORG 100H - начало программы

MVI A,9АH - загрузка в аккумулятор (программируем ППА)

OUT 33H - вывод данных из аккумулятора в порт

MVI A,30H - программируем ПИТ

OUT 43H

NACH:MVI A,FFH - устанавливаем начальное значение счетчика

OUT 43H

MVI A,4ВH

OUT 43H

VKL: IN 32H - читаем порт с адресом 32h

ANI 80H - умножаем на 80h

JZ VKL - если результат 0, то вернемся на метку VKL

MVI A,01H - (подаем сигнал на запуск счетчика)

OUT 32H

MVI 08H - запуск АЦП

OUT 32H

ACP: IN 32H - (проверка завершения АЦП)

CPI 20H - сравнение содержимого регистра с числом 20H

JZ ACP

CT: IN 32H - (проверка завершения счета)

ANI 40H

JZ CT

IN 30H - (запись значения АЦП 1 в память)

MOV B,A

IN 31H

CUB B - вычитание значение регистра из аккумулятора

CPM L - сравнения значения аккумулятора и регистра L

JM M1 - если результат <0, то перейти на метку М 1

MVI 04H - (включение красного)

OUT 32H

JMP NACH - переходим на NACH

М 1:MVI 02H - (включение зеленого)

OUT 32H

JMP NACH

ППА (Режим 0) - 10011010 (9Аh)

РА - 30h (Ввод)

РВ - 31h (Ввод)

РС - 32h 7-4 (Ввод)

0-3 (Вывод)

РУС - 33h

ПИТ 43h (Режим 0) - 00110000 (30h)

СТ 0-40h

СТ 1-41h (Не используется)

Ст 2-42h (Не используется)

РУС - 43h

Заключение

В данной курсовой работе была разработана микропроцессорная система для контроля герметичности тормозной магистрали грузового поезда.

В ходе выполнения работы была построена структурная схема и схема алгоритма работы системы. На основании структурной схемы была построена функциональная схема. Разработка завершилась составлением схемы программы и написанием исходного кода программы для микроконтроллера.



Список использованной литературы

1. Засов В.А. "Микропроцессорная техника". - Самара: СамГУПС, 2008 г.

2. Засов В.А., Павлов А.Ю., Засов М.В. "Организация ЭВМ и систем". - Самара: СамГАПС, 2005 г.

3. Тарабардин М.А. "Микропроцессорная техника". - Самара: СамГУПС, 2010 г.

4. Засов В.А. "Проектирование микропроцессорных информационно-управляющих систем МИУС на базе 8-разрядных микропроцессоров". - Самара: СамИИТ, 2001 г.

Размещено на Allbest.ru