Разработка устройства сопряжения внешнего прибора с персональным компьютером посредством шины ISA

Размещено на http://www.allbest.ru/

МИНОБРНАУКИ РОССИИ

Федеральное государственное бюджетное образовательное учреждение высшего образования

«Московский технологический университет» (МИРЭА)

РАСЧЕТНО-ПРОЕКТИРОВОЧНАЯ РАБОТА

Дисциплина Разработка устройств на базе ПЛИС (16322)

на тему: «УСТРОЙСТВО СОПРЯЖЕНИЯ»

Студент

Миронов А.Е.

Проверил

Кононов М.А.

Сергиев Посад 2016 г



Содержание

Введение

1. Особенности обмена по магистрали ISА-16

1.1 Отличительные черты шины ISA

1.2 Состав и назначение линий шины ISA

2. Разработка структурной схемы устройства сопряжения

2.1 Анализ сопрягаемых устройств

2.2 Структурная схема устройства сопряжения

3. Разработка автомата управления на ПЛИС

Заключение

Список использованной литературы



Введение

Целью данного курсового проекта является подготовка к дипломному проектированию. Он посвящен разработке устройства сопряжения (УС) внешнего прибора с персональным компьютером (ПК) по средствам шины ISA.

Задача самостоятельной разработки возникает в силу уникальности сопрягаемого внешнего устройства и того, что на рынке может отсутствовать подходящее устройство (модуль). Стандартные модули сопряжения проектируются исходя из их максимальной универсальности, это нередко приводит к повышению стоимости на рынке по сравнению с другими специализированными устройствами сопряжения.

Устройство сопряжение может подключаться к компьютеру (типа IBM PC) несколькими путями, которые соответствуют различным типам стандартных внешних интерфейсов, входящих в базовую конфигурацию компьютера:

1. Через параллельный интерфейс Centronics;

2. Через последовательный интерфейс RS-232C;

3. Через системные магистрали ISA и PCI (Industrial Standard Architecture и Peripheral Component Interconnect)

Необходимо отметить множество других интерфейсов, которые встречаются в персональных компьютерах IBM PC, например EISA (Extended ISA), VLB (Video Local Bus), USB (Universal Serial Bus) и т.д. В таблице приведены основные характеристики интерфейсов ISA, RS-232C и Centronics.

Сопряжение по системной магистрали в соответствии с таблицей 1 обеспечивает наибольшую скорость обмена.



Таблица 1. Сравнение методов подключения устройств сопряжения.

Параметр\интерфейс	Системная магистраль ISA	Интерфейс Centronics	Интерфейс RS-232C
Скорость обмена	Высокая (до 15 Мбайт/сек)	Средняя (до 100 Кбайт/сек)	Низкая
Длина и тип линии связи с компьютером	Встроенные УС (линии связи отсутствуют)	До 2м, многопроводный кабель	До 15м, одиночный провод
Сложность УС	От малой до средней	Любая	Любая
Сложность узлов сопряжения с интерфейсом	От малой до средней	От малой до средней	От малой до высокой
Внешний конструктив	Не нужен	нужен	Нужен
Дополнительный источник питания	Не нужен	нужен	нужен
Количество УС	До шести	Один	Один
Формат, разрядность	Параллельный 8 и 16 разрядов	Параллельный 8 разрядов	Последовательный

При этом не требуется ни дополнительного конструктива (плата УС устанавливается в корпус компьютера), ни дополнительного источника питания (используется источник питания компьютера). В то же время одноплатное исполнение ограничивает сложность УС, а соседство с быстродействующими и мощными цифровыми узлами компьютера приводит к высокому уровню электромагнитных помех и наводок по цепям питания.

Выбор интерфейсов Centronics и RS-232С позволяет расположить УС (причем УС любой сложности) на большом расстоянии от компьютера. Но при этом достигается гораздо меньшая скорость обмена, а также требуется внешний конструктив и дополнительный источник питания, что увеличивает стоимость УС. Не маловажно еще и то, что без специальных дополнительных средств через эти интерфейсы можно подключить только одно УС. Что касается сложности узлов сопряжения (интерфейсной части УС), то понятно, что обмен в параллельном формате гораздо проще, чем в последовательном.

В расчетно-проектировочной работе необходимо разработать устройство сопряжения (УС) внешнего прибора и ПЭВМ по системной шине ISA-16 с применением программируемых логических интегральных схем (ПЛИС) фирмы Altera.

Техническое задание на расчетно-проектировочную работу.

- Состав устройства сопряжения (УС) - автомат управления, двунаправленный цифровой порт, аналоговое устройство ввода/вывода (УВВ);

- Разрядность цифрового порта - 24;

- Число входных аналоговых каналов - 0;

- Число выходных аналоговых каналов - 1;

- Базовый адрес в адресном пространстве ПЭВМ - 0250h;

- Основа аналогового УВВ микросхема - DAC8562FS;



1. Особенности обмена по магистрали ISА-16

ISA (от англ. Industry Standard Architecture, ISA bus, произносится как ай-сэй) -- 8-ми или 16-ти разрядная шина ввода/вывода IBM PC-совместимых компьютеров. Служит для подключения плат расширения стандарта ISA. Конструктивно выполняется в виде 62-х или 98-контактного разъёма на материнской плате.

С появлением материнских плат формата ATX шина ISA перестала широко использоваться в компьютерах, хотя встречаются ATX-платы с AGP 4x, 6 PCI и одним (или двумя) портами ISA. Но пока её ещё можно встретить в старых AT-компьютерах, а также в промышленных компьютерах.

ISA использовалась в первом компьютере IBM PC в 1981 году, а в 1984 году - в расширенном 16-разрядном варианте в компьютерах IBM PC/AT. В настоящее время шина ISA уступила своё место в персональных компьютерах шине PCI и её графическому расширению AGP. Более того, уже на смену AGP приходит достаточно перспективная шина PCI-Express. Однако в промышленных и встраиваемых высокопроизводительных компьютерах такая «древняя» шина ISA (наряду с EISA) является основной. Причины этому следующие:

ѕ высокая надёжность, широкие возможности, совместимость; эта шина работает быстрее большинства подключаемых к ней периферийных устройств.

ѕ наибольшее количество систем из-за невысокой цены;

ѕ огромное разнообразие приложений;

ѕ скорость передачи до 2 Мбит/c;

ѕ хорошая помехоустойчивость;

ѕ большое количество совместимого оборудования и программного обеспечения (благодаря ней компоненты различных фирм-изготовителей являются взаимозаменяемыми).

Существует два варианта шины ISA, различающиеся количеством разрядов данных: 8-разрядная версия (старая) и 16-разрядная (новая). Старая версия работала на тактовой частоте 4,77МГц в компьютерах классов PC и XT. Новая версия использовалась в компьютерах класса AT на тактовой частоте 6 и 8МГц. Позже было достигнуто соглашение о стандартной максимальной тактовой частоте 8,33МГц для обеих версий шин, что обеспечило их совместимость. В некоторых системах допускается использование шин при работе с большой частотой, но не все платы адаптеров выдерживают такую скорость. Для передачи данных по шине требуется от 2 до 8 тактов. Можно определить максимальную скорость передачи данных по шине ISA (она составляет 8Мбайт/с):

Полоса пропускания 8-разрядной шины в 2 раза меньше (4 Мбайт/с). Данные значения пропускной способности носят теоретический характер. На практике она оказывается примерно в 2 раза меньше, чем теоретическая, однако это не мешает шине ISA работать быстрее большинства подключаемых к ней периферийных устройств.

Магистраль ISA относится к демультиплексированным (то есть имеющим раздельные шины адреса и данных) 16-разрядным системным магистралям среднего быстродействия. Обмен осуществляется 8-ми или 16-ти разрядными данными. На магистрали реализован раздельный доступ к памяти компьютера и к устройствам ввода/вывода (для этого имеются специальные сигналы). Максимальный объем адресуемой памяти составляет 16 Мбайт (24 адресные линии). Максимальное адресное пространство для устройств ввода/вывода - 64 Кбайт (16 адресных линий), хотя практически все выпускаемые платы расширения используют только 10 адресных линий (1 Кбайт). Магистраль поддерживает регенерацию динамической памяти, радиальные прерывания и прямой доступ к памяти. Допускается также захват магистрали. Внешний вид плат расширения показан на рисунке 1,на рисунке 2 представлено распределение контактов на «материнском» разъеме ISA, а назначение контактов разъёмов представлено в таблице 2.



Рисунок 1. Внешний вид платы ISA-16.

Таблица 2. Описание контактной группы разъема ISA-16.

Контакт	Цепь	I/O	Контакт	Цепь	I/O
(1)	(2)	(3)	(4)	(5)	(6)
A1	-I/O CH CK	I	B1	GND	-
A2	SD7	I/O	B2	RESET DRV	O
A3	SD6	I/O	B3	+5 B	-
A4	SD5	I/O	B4	IRQ9(IRQ2)	I

Таблица 2. Описание контактной группы разъема ISA-16 (Продолжение).

A5	SD4	I/O	B5	-5 B	-
A6	SD3	I/O	B6	DRQ2	I
A7	SD2	I/O	B7	-12 В	-
A8	SD1	I/O	B8	OWS	I
A9	SD	I/O	B9	+12 B	-
A10	-I/O CH RDY	I	B10	GND	-
A11	AEN	O	B11	-SMEMW	O
A12	SA19	I/O	B12	-SMEMR	O
A13	SA18	I/O	B13	-IOW	I/O
A14	SA17	I/O	B14	-IOR	I/O
A15	SA16	I/O	B15	-DACK3	O
A16	SA15	I/O	B16	DRQ3	I
A17	SA14	I/O	B17	-DAC1	O
A18	SA13	I/O	B18	DRQ1	I
A19	SA12	I/O	B19	-REFRESH	I/O
A20	SA11	I/O	B20	SYSCLK	I/O
A21	SA10	I/O	B21	IRQ7	I
A22	SA9	I/O	B22	IRQ6	I
A23	SA8	I/O	B23	IRQ5	I
A24	SA7	I/O	B24	IRQ4	I
A25	SA6	I/O	B25	IRQ3	I
A26	SA5	I/O	B26	-DACK2	O
A27	SA4	I/O	B27	T/C	O
A28	SA3	I/O	B28	BALE	O
A29	SA2	I/O	B29	+5 B	-
A30	SA1	I/O	B30	OSC	O
A31	SA0	I/O	B31	GND	-
C1	-SBHE	I/O	D1	-MEM CS16	I
C2	LA23	I/O	D2	-I/O CS16	I
C3	LA22	I/O	D3	IRQ10	I
C4	LA21	I/O	D4	IRQ11	I
C5	LA20	I/O	D5	IRQ12	I
C6	LA19	I/O	D6	IRQ13	I
C7	LA18	I/O	D7	IRQ14	I
C8	LA17	I/O	D8	-DACK0	O
C9	-MEMR	I/O	D9	DRQ0	I
C10	-MEMW	I/O	D10	-DACK5	O
C11	SD8	I/O	D11	DRQ5	I
C12	SD9	I/O	D12	-DACK6	O
C13	SD10	I/O	D13	DRQ6	I
C14	SD11	I/O	D14	-DACK7	O

Таблица 2. Описание контактной группы разъема ISA-16 (Продолжение).

C15	SD12	I/O	D15	DRQ7	I
C16	SD13	I/O	D16	+5 B	-
C17	SD14	I/O	D17	-MASTER	I
C18	SD15	I/O	D18	GND	-



Рисунок 2.Распределение контактов на «материнском» разъеме ISA.

1.1 Отличительные черты шины ISA

1. Характерное отличие ISA состоит в том, что тактовый сигнал не совпадает с тактовым сигналом процессора, поэтому и скорость обмена по ней непропорциональная тактовой частоте процессора.

2. Шина ISA относится к демультиплексированным (т.е. имеющим раздельные шины адреса и данных) 16-разрядным системным магистралям среднего быстродействия. Обмен осуществляется 8- или 16-разрядными данными.

3. На магистрали организован раздельный доступ к памяти компьютера и к устройствам ввода/вывода (для этого имеются специальные сигналы).

4. Максимальный объём адресуемой памяти составляет 17 Мбайт (24 адресные линий).

5. Максимальное адресное пространство для устройств ввода/вывода - 64 Кбайта (16 адресных линий), хотя практически все выпускаемые платы расширения используют только 10 адресных линий (1 Кбайт).

6. Магистраль подерживает регенерацию динамической памяти, радиальные прерывания и прямой доступ к памяти.

7. Допускается захват магистрали внешними устройствами.

8. Положительная логика на шинах адреса и данных, т.е. единице соответствует высокий уровень напряжения, а нулю - низкий. 4 напряженияя питания: +5В, -5В, +12В и -12В.

9. Диапазон доступных адресов памяти ограничен областью UMA (Unified Memory Architecture - унифицированная архитектура памяти. Диапазон адресов ввода-вывода сверху ограничен количеством используемых для дешифрации бит адреса, нижняя граница ограничена областью адресов 0-FFh, зарезервированных под устройства системной платы. В PC была принята 10-битная адресация ввода-вывода, при которой линии адреса A[15:10] устройствами игнорировались. Таким образом, диапазон адресов устройств шины ISA ограничивается областью 100h-3FFh, то есть всего 758 адресов 8-битных регистров. На некоторые области этих адресов претендуют и системные устройства. Впоследствии стали применять и 12-битную адресацию (диапазон 100h-FFFh), но при ее использовании всегда необходимо учитывать возможность присутствия на шине и старых 10-битных адаптеров, которые “отзовутся” на адрес с подходящими ему битами A[9:0] во всей допустимой области четыре раза. В распоряжении абонентов шины ISA-8 может быть до 6 линий запросов прерываний IRQ (Interrupt Request), для ISA-16 их число достигает 11. Абоненты шины могут использовать до трех 8-битных каналов ПДП, а на 16-битной шине могут быть доступными еще три 16-битных канала.

Наиболее распространённое конструктивное исполнение магистрали - разъёмы (слоты), установленные на материнской плате компьютера, все одноимённые контакты которых соединены между собой, т.е. все разъёмы абсолютно равноправны. Особенностью конструктивного решения магистрали является то, что платы расширения (дочерние платы), подключаемые к её разъёмам, могут иметь самые различные размеры (длина платы ограничена снизу размером разъёма, а сверху - длиной корпуса компьютера).

8-разрядная шина ISA.

Эта шина использовалась в первом IBM PC, в новых системах она практически не применяется. В разъём вставляется плата адаптера с 62 позолоченными печатными контактами. На разъём выделено 8 линий данных и 20 линий адреса, что позволяет адресовать до 1 Мб памяти. Плата адаптера для 8-разрядной шины ISA имеет следующие размеры: высота - 4,2? (106,68 мм), длина - 13,13? (333,3 мм), толщина - 0,5? (12,7 мм). Назначение контактов и разъём 8-разрядной шины ISA приведены на рис. 3.

Рисунок 3. Назначение контактов и разъем 8-ми разрядной шины ISA.

На контакт B8 должен подаваться сигнал выбора платы -CARD SLCTD. Дело в том, что в компьютерах класса XT и портативных компьютерах класса PC в 8 слот (ближайший к источнику питания) можно было вставлять далеко не все платы. Например, туда можно было вставить плату клавиатуры/таймера от модели 3270 PC. К данным платам для этого слота устанавливаются другие требования по синхронизации, обеспечиваемые специальным синхронизирующим сигналом.

16-разрядная шина ISA.

Появилась в компьютерах PC/AT со сдвоенными разъёмами расширения. 8-разрядную плату можно вставлять в основную часть 16-разрядного разъёма. Появилось 2 особенности, благодаря которым вставить плату в разъём наоборот невозможно:

1. ключ - вырез в плате адаптера, который при её установке совпадает или не совпадает с выступом на разъёме.

2. разная длина двух частей разъёма шины.

Дополнительные контакты, появляющиеся в связи с увеличением разрядности шины, подведены к 36 контактам второй части разъёма. Один или два контакта в основной части имеют другое назначение.

В некоторых старых адаптерах часть нижней кромки, свободной от печатных контактов, выступает вниз и используется для установки элементов или разводки проводников. После установки такого адаптера в разъём эта кромка практически касается поверхности системной платы. Если на этом участке системной платы находится продолжение разъёма шины, то вставить адаптер невозможно. Для таких плат имеется два разъёма без 16-разрядного расширения.

Обычная плата адаптера класса AT имеет следующие размеры: высота - 4,8? (121,92 мм), длина - 13,13? (333,3 мм), толщина - 0,5? (12,7 мм). Назначение контактов и разъём 16-разрядной шины ISA приведены на рис. 4.



Рисунок 4. Выводы контактов 16-ти разрядной шины ISA.

1.2 Состав и назначение линий шины ISA

Все линии шины ISA можно разбить на шесть групп:

1. линии обмена данными;

2. адресные линии;

3. линии управления;

4. линии прямого доступа к памяти;

5. линии обслуживания прерываний;

6. линии питания и вспомогательные линии.

Обозначения и назначение линий следующие:

1) AEN - Address Enable (Разрешение адреса) - используется в режиме ПДП для сообщения всем платам расширения, что производится цикл ПДП. Устанавливается и снимается параллельно с адресом.

2) BALE - Address Latch Enable Buffered (Строб буферизации адреса). Сигнал стробирования адресных разрядов. Установка высокого уровня говорит о начале цикла шины и начале выдачи на адресные линии действительного (но еще не установившегося) адреса. Падающий фронт сигнала указывает, что адрес установлен, и используется для запоминания (“защелкивания”) состояния линий SAOO...SA19 и LA17...LA23 в модулях памяти. Тип выходного каскада ТТЛ.

3) I/O CH RDY (I/O Channel Ready - готовность канала ввода вывода). Этот сигнал, обычно высокий, переводится в низкое состояние памятью или внешним устройством для продления цикла обращения. Любое медленное устройство, используя этот сигнал, должно держать его в низком состоянии до тех пор, пока оно не проведет операцию распознавания адреса и не выполнит команду чтения или записи. Цикл обмена в ответ на снятие сигнала продлевается на целое число тактов сигнала SYSCLK. Линия не должна находиться в низком уровне более чем 15 мкс и должна управляться устройством с открытым коллектором.

4) -DACК0...-DACK7. (DMA request ACKnowledge - Подтверждение запроса ПДП). Сигнал подтверждения предоставления прямого доступа. Сигнал генерируется контроллером прямого доступа к памяти. Тип выходного каскада ТТЛ.

5) DRQ0...DRQ7. (DMA ReQuest - Запрос ПДП). Сигналы запросов прямого доступа к памяти. Сигнал генерируется устройством ввода-вывода. Запрос воспринимается контроллером ПДП и при одиночных обменах сбрасывается с приходом соответствующего сигнала DACKi.

6) -I/O CH CK. (I/O Channel Check - Ошибка ввода-вывода). Сигнал вырабатывается любым исполнителем - устройством ввода-вывода или памятью для информирования задатчика об ошибке, например об ошибке по паритету в модуле памяти. Тип выходного каскада - открытый коллектор.

7) -I/O CS16. (I/O Cycle Select 16 - Выбор 16-битового цикла обмена для устройства ввода-вывода). Сигнал генерируется устройством ввода-вывода для сообщения задатчику о том, что оно может работать с 16 разрядными данными. Тип выходного каскада - открытый коллектор.

8) -IOR. (I/О Read - Чтение из устройства ввода-вывода). Стробирующий сигнал чтения данных из устройства ввода вывода. Тип выходного каскада - три состояния.

9) -IOW. (I/O Write - Запись в устройство ввода-вывода). Стробирующий сигнал, служащий для определения момента времени, когда можно начинать записывать данные, выставляемые задатчиком.

10) IRQ3...IRQ7, IRQ9...IRQ12, IRQ14, IRQ15. (Interrupt ReQuest - Запрос прерывания). Сигнал генерируется устройством запрашивающим шину для обмена. Запросы на прерывание поступают на вход контроллера прерываний, размещающегося на системной плате. Если соответствующий уровень не заблокирован, то нарастающий фронт IRQi вызывает прерывание работы процессора и переход на программу обслуживания соответствующего запроса. Высокий уровень IRQi должен поддерживаться до прихода в контроллер прерываний сигнала подтверждения прерывания от центрального процессора.

11) LA17..LA23. (Latchable Address - Адрес, требующий запоминания в исполнителе). Сигнал может генерироваться ЦП, контроллером ПДП, задатчиком на плате расширения. Сигналы используются для адресации быстродействующих модулей памяти на шине, обеспечивая расширение адресного пространства до 16 Мбайт. В отличие от сигналов SA0...SA19, установившиеся значения которых гарантируются в течении всего цикла шины, сигналы LA17...LA23 обеспечиваются задающим устройством только при высоком уровне сигнала BALE.

12) -MASTER. (Master - Задатчик). Сигнал формируется задатчиком на плате расширения. Низким уровнем сигнала одна из плат расширения сообщает, что управляет шиной - является задатчиком.

13) -MEM CS16. (MEMory 16-bit Chip Selekt - 16-разрядная память). Низким уровнем сигнала модуль памяти, к которому идет обращение, сообщает задатчику, о том, что может поддерживать в текущем цикле обмена16-разрядные передачи с одним состоянием ожидания.

14) -MEMR,SMEMR. (MEMory Read, System MEMory Ready - Чтение из памяти). Сигналы могут формироваться ЦП или задатчиком на плате расширения. Сигналы используются для запроса чтения данных из памяти. Обращение к адресу в зоне до 1 Мбайта идет при активных (низких) SMEMR и MEMR сигналах, выше 1 Мбайта - при неактивном (высоком) SMEMR и активном (низком) MEMR сигналах.

15) -MEMW, SMEMW. (MEMory Write, System MEMory Write - Запись в память). Сигнал формируется ЦП или задатчиком на плате расширения. Низкий уровень сигнала записи в память указывает на начало цикла записи. Обращение к адресу в зоне до 1 Мбайта идет при активных (низких)-SMEMW и -MEMW, выше 1 Мбайта - при неактивном (высоком) -SMEMW и активном (низком) -MEMW.

16) OSC. (OSCillator - Генератор тактовых импульсов). Сигнал формируется центральным процессорным устройством. Сигнал с частотой 14,31818 МГц и скважностью 50%. В общем случае не синхронизирован с тактовой частотой процессора.

17) -OWS. (0 Wait States - 0 тактов ожидания). Сигнал выставляется исполнителем для информирования задатчика о необходимости проведения цикла обмена без вставки такта ожидания, если длительность стандартного цикла велика для него. Вырабатывается после перехода сигнала BALE в низкий уровень. Должен быть синхронизирован с сигналом SYSCLK. Тип выходного каскада - открытый коллектор.

18) -REFRESH. (REFRESH - Регенерация). Сигнал формируется контроллером регенерации для информирования всех устройств, подключенных к магистрали, о выполнении регенерации динамического ОЗУ компьютера (каждые 15 мкс).

19) RESET. (Reset - Сброс). Сигнал сброса, высокий (активный) уровень которого переводит все устройства в исходное состояние. Сигнал формируется центральным процессором при включении или сбое питания, а также при нажатии на кнопку RESET.

20) SA0...SA19. (System Address - Системная шина адреса). Сигналы формируется ЦП, контроллером ПДП или модулем памяти. Служат для адресации устройств ввода-вывода и памяти. Их называют так же фиксируемыми адресными разрядами, поскольку они действительны в течении всего цикла обмена. Они используются для передачи 20 младших разрядов адресов памяти (всего адрес содержит 24 разряда).

21) -SBHE. (System Bus High Enable - Разрешение передачи по шине старшего байта). Сигнал определяет тип цикла передачи данных - 8 или 16 разрядный. Вырабатывается параллельно с сигналами SA0...SA19. Сигнал формируется ЦП или модулем памяти. Низкий уровень сигнала говорит о передаче старшего байта данных по линиям SD8...SD15. Вместе с сигналом SАО дает возможность определения типа цикла шины.

Таблица 3.Определение типа цикла передачи данных по шине.

SBHE	SAO	Тип цикла передачи
0	0	16-ти разрядная
0	1	Передача старшего байта
1	0	Передача младшего байта
1	1	Не используется

22) SD0...SD7. (System Data - Системная шина данных, младший байт). Сигнал формируется ЦП, модулем памяти, задатчиком на плате расширения, модулем устройства ввода-вывода. Линии передачи по шине младшего байта данных. 8-разрядные устройства должны использовать только эти линии для передачи данных. Если программное обеспечение поддерживает 16 или 32 разрядные передачи по 8-разрядной шине данных, то системная плата вырабатывает два или четыре последовательных цикла передачи по этим линиям.

23) SD8...SD15. System Data (Системная шина данных, старший байт). Сигнал формируется ЦП, модулем памяти, задатчиком на плате расширения, модулем устройства ввода-вывода. Старший байт системной шины данных используется для передачи данных 16-разрядными устройствами.

24) SYSCLK (System Clock, Bus Clock - шинный тактовый сигнал). Сигнал системного тактового генератора со скважностью 2 (меандр). В большинстве компьютеров сигнал не синхронизирован частотой ЦП, и его частота равна 8 Мгц. Тип выходного каскада - три состояния.

25) TC. (Terminal Count - Счет завершен). Сигнал формируется контроллером ПДП и используется при завершении блочных передач. Сигнал сообщает о выполнении последнего цикла при передаче массива данных по каналу ПДП.

Проанализировав вышеперечисленные сигналы, можно сделать вывод о том, какие операции обмена в системной шине ISA выполняются с устройствами ввода-вывода. В режиме программного обмена и обмена с помощью прямого доступа к памяти на магистрали ISA выполняются четыре типа операций (циклов):

1 - операция записи в память;

2 - операция чтения из памяти;

3 - операция записи в устройство ввода вывода;

4 - операция чтения из устройства ввода вывода.

Циклы обмена с памятью и с устройствами ввода/вывода различаются между собой используемыми стробами записи и чтения, а также временными задержками между сигналами.

Цикл обмена с устройствами ввода/вывода начинается с выставления задатчиком кода адреса на линиях А0...А15 и сигнала -SВНЕ, определяющего разрядность информации. Чаще всего используются только 10 младших линий А0. . . А9, так как большинство разработанных ранее плат расширения задействуют только их. В ответ на получение адреса исполнитель, распознавший свой адрес, должен сформировать сигнал -I/О СS16 в случае, если обмен должен быть 16-разрядным. Далее следует собственно команда чтения или записи.

При цикле чтения задатчик выставляет сигнал -IOR, в ответ на который исполнитель должен выдать данные на шину данных. Эти данные должны быть сняты исполнителем после окончания сигнала -I0R.

В цикле записи задатчик выставляет записываемые данные и сопровождает их стробом записи -IOW. Исполнитель должен принять эти данные (для гарантии - по заднему фронту сигнала -IOW ).

На рисунке 5 приведены временные диаграммы циклов обмена с устройствами ввода/вывода. Для простоты на одном рисунке показаны как цикл записи, так и цикл чтения, хотя производятся они, конечно, в разное время.

Если исполнитель не успевает выполнить команду в темпе магистрали, он может приостановить на целое число периодов Т сигнала ,SYSCLK завершение цикла чтения или записи за счет снятия (перевода в низкий уровень) сигнала I/О СН RDY (так называемый удлиненный цикл). Это производится в ответ на получение переднего фронта сигнала -IOR или -IOW. Сигнал I/О СН RDY может удерживаться низким не более 15.6мкс, в противном случае процессор переходит в режим обработки немаскируемого прерывания NMI.

Разработчику ISА-устройств необходимо, прежде всего, обращать внимание на временные интервалы, которые связаны с быстродействием аппаратуры этих устройств. Например, на обработку адреса селектору адреса отводится не более 9Iнс, а буфер данных в цикле чтения должен выдавать данные на магистраль не более чем за 110нс.

Рисунок 5. Временные диаграммы циклов программного обмена с устройствами ввода/вывода (все временные интервалы в наносекундах).



При циклах программного обмена с памятью используются те же самые сигналы, ТОЛЬКО вместо строба чтения -IОR применяются стробы чтения -МЕМR и -SМЕМR, а вместо строба записи -IОW стробы записи -МЕМW и -SМЕМW. Для определения байтового или словного формата данных применяется сигнал - МЕМ СS16. Для асинхронного режима обмена (удлиненного цикла) здесь также используется сигнал I/О СН RDY. Отметим, что память должна обрабатывать все адресные разряды магистрали, включая и LАI7..LА2З.

На рисунке 6 показана временная диаграмма обмена с памятью, причем здесь указаны только временные интервалы, отличающиеся от аналогичных интервалов на рисунке 5. Для простоты на одном рисунке показаны как цикл записи в память, так и цикл чтения из памяти.

Рисунок 6. Временные диаграммы циклов программного обмена с памятью (все временные интервалы в наносекундах).

В случае циклов прямого доступа к памяти (ПДП) используется другой протокол обмена. Так как магистраль ISA имеет раздельные стробы чтения и записи для устройств ввода/вывода и для памяти, пересылка данных в режиме ПДП производится за один машинный цикл. То есть ели данные надо переслать из устройства ввода/вывода в память, то одновременно производится чтение данных из устройства ввода/вывода (по сигналу -IОR) и их запись в память (по сигналу -MEMW). Аналогично осуществляется пересылка данных из памяти в устройство ввода/вывода (по сигналам -МЕМR и -IОW).

Цикл ПДП (см. рисунок 7) начинается с запроса ПДП от исполнителя, желающего произвести обмен, с помощью одного из сигналов DRQ. После освобождения магистрали текущим задатчиком (например, процессором) контроллер ПДП через время t формирует соответствующий сигнал -DАСК, говорящий о предоставлении ПДП запросившему его.

Рисунок 7. Временная диаграмма циклов прямого доступа к памяти (все временные интервалы в наносекундах).

Затем контроллер ПДП вырабатывает адрес ячейки памяти, с которой будет производиться обмен в текущем цикле, и сигнал АЕN, который говорит устройству ввода/вывода о том; что к нему идет обращение в режиме ПДП. После этого выставляется строб чтения (-IOR или -MEMR), в ответ на который источник передаваемых данных выставляет свою информацию на шину данных, и строб записи (-MEMW или -IOW), по которому данные записываются в приемник данных. Здесь так же, как и в обычном цикле, возможен асинхронный обмен (удлиненный цикл) с использованием сигнала I/О СН RDY. Для простоты на одном рисунке показано два цикла: передачи из памяти в устройство ввода/вывода и передачи из устройства ввода/вывода в память. Временные интервалы этих двух циклов несколько различаются.

При аппаратных прерываниях протокол обмена совсем простой, так как прерывания используются радиальные. Исполнитель, желающий инициировать прерывание, выставляет свой запрос (положительный переход на одной из линий IQR) на магистраль. Контроллер прерываний, получив этот запрос, преобразует его в запрос прерываний процессора. Процессор, закончив выполнение текущей команды, переходит на адрес начала программы обработки данного прерывания, который однозначно определяется по номеру используемого сигнала IRQ. После обработки прерывания процессор возвращается к основной программе.

Для проведения регенерации динамической памяти компьютера используются специальные циклы регенерации (см. рисунок 8).

Рисунок 8. Временные диаграммы циклов регенерации на ISA (все временные интервалы в наносекундах).

Такие циклы выполняет контроллер регенерации, который должен для этого получать управление магистралью каждые 15 микросекунд. Во время цикла регенерации производится чтение одной из 256 ячеек памяти (для адресации при этом используются только восемь младших разрядов адреса SА0…SА7). Читаемая информация нигде не применяется, то есть это цикл псевдочтения. Проведение 256 циклов регенерации, то есть псевдочтение из 256 последовательных адресов памяти, обеспечивает полное обновление информации в памяти и ее непрерывное сохранение. Если по каким-то причинам цикл регенерации памяти не производится вовремя, возможна потеря информации.

Цикл регенерации включает в себя выставление сигнала -REFRESH, сигналов кода адреса SА0. . . SА7 и строба чтения из памяти -MEMR. В случае необходимости может использоваться сигнал I/О СН RDY, обеспечивающий асинхронный обмен.

При включении питания, а также при нажатии кнопки RЕSЕТ на передней панели компьютера на магистрали вырабатывается сигнал RЕSЕТ DRV, который используется всеми устройствами, подключенными к магистрали для сброса в исходное состояние и отключения от магистрали.

Захват магистрали сторонним задатчиком, предусмотренным стандартом, используется на практике довольно редко, так как требует от устройства, захватившего магистраль, полного управления ею, включая и поддержку периодической регенерации памяти.

Электрические характеристики магистрали предъявляют жесткие требования ко всем подключаемым устройствам по величине входных и выходных токов, а также по потребляемой мощности. В противном случае возможен выход из строя всего компьютера в целом.

Стандарт определяет, что выходной ток любого источника магистральных сигналов не должен быть меньше 24мА, а входной ток любого приемника магистральных сигналов не должен превышать 0.8мА. Кроме того, нарушения в работе компьютера может вызвать несоблюдение временных ограничений, накладываемых используемыми протоколами обмена во всех рассмотренных циклах.



2. Разработка структурной схемы устройства сопряжения

2.1 Анализ сопрягаемых устройств

В соответствии с индивидуальным заданием на расчетно-проектировочную работу, устройство сопряжения предназначено для реализации:

1) Состав устройства сопряжения (УС) - автомат управления, двунаправленный цифровой порт, аналоговое устройство ввода/вывода (УВВ);

2) Разрядность цифрового порта - 24;

3) Число входных аналоговых каналов - 0;

4) Число выходных аналоговых каналов - 1;

5) Базовый адрес в адресном пространстве ПЭВМ - 0250h;

6) Основа аналогового УВВ микросхема - DAC8562FS;

Цифровой порт.

Разрядность цифрового порта (ЦП) превышает пропускную способность 16 разрядов шины данных, следовательно, обмен с ЦП возможен только за несколько тактов. Данное обстоятельство требует выделение минимум двух векторов адреса в адресном пространстве для опроса/заполнения буферных регистров порта с подключением к обязательному двунаправленному буферу шины данных (16 разрядов младшего слова -- 1 такт + 8 разрядов старшего полуслова --2 такт).

Аналоговая часть - DAC8562FS.

DAC8562FS -- 12-битный ЦАП, предназначен для работы от +5 В, с использованием процессом CBCMOS. Он имеет низкую стоимость и удобен в использовании в 5-ти вольтных системах.

DAC8562FS кодируется двоичном кодом. Усилитель, у которого максимальный размах выходного сигнала равен напряжению питания, мощность выходного усилителя колеблется от 0 до +4.095 В на один милливольт в бит, и управляется при ±5 мА. ЦАП построен с использованием низких температурных коэффициентов и тонкопленочных резисторов.

Цифровой интерфейс параллельный и предназначен для самых быстрых процессоров без состояния ожидания, он очень простой: требуется только один сигнал CE. Асинхронный вход CLR устанавливает выход на нулевую отметку шкалы.

DAC8562FS выпускается в двух разных 20-контактных пластиковых и керамических корпусах,

DIP и SOL-20. Каждая часть полностью специализирована для деятельности в температурном диапазоне от -40°C до +85°C, и диапазоне источника питания +5В ± 5%.

На рисунке 9 представлена функциональная блок-схема внутренней структуры ЦАП. сопряжение шина цифровой интерфейс

Рисунок 9. Функциональная блок-схема внутренней структуры DAC8562FS.

Временные диаграммы обмена с ЦАП представлены на рисунке 10, типовая схема подключения ЦАП к микроконтроллеру представлена на рисунке 11, а в таблице 4 представлена таблица истинности сигналов.



Рисунок 10. Временные диаграммы обмена с ЦАП DAC8568FS.

Таблица 4. Логическая таблица истинности.

Рисунок 11. Типовая схема подключения ЦАП к микроконтроллеру.

В таблице 5. Представлена расшифровка выводов DAC8562FS, а на рисунках 12 и 13 примеры реализации устройств на базе DAC8562FS.



Таблица 5. Расшифровка выводов DAC8562FS.

Рисунок 12. Реализация одногополярного выхода 0 - 4.086В.

Рисунок 13. Реализация биполярного выхода ±6В.



На рисунках 14.1. - 14.3. представлены чертежи корпусов микросхемы DAC8562FS.

Рисунок 14.1. Чертеж корпуса DIP.

Рисунок 14.2. Чертеж корпуса Cerdip.

Рисунок 14.3. Чертеж корпуса SOIC.



2.2 Структурная схема устройства сопряжения

На рисунке 15 представлена функциональная схема разрабатываемого

устройства сопряжения. В соответствии с представленной схемой в составе прибора присутствует два сопрягаемых устройства: цифровой порт ЦП и аналоговая часть. Для подключения данных устройств требуется реализация буфера цифрового порта для временного хранения данных, буфера аналоговой части для хранения кода загрузки/выгрузки (ЦАП или АЦП), а также буфера-драйвера аналоговой части, который формирует управляющие сигналы для аналоговой части в соответствии с установленными правилами (логическими уровнями и временными интервалами).

Если обмен с устройством сопряжения определить только как программный, т.е. без специальных запросов прерываний или прямого доступа как к ячейке памяти, то управление процессом аналогового ввода/вывода передается только управляющей программе драйвера операционной системы, которая и будет формировать требуемые интервальные сигналы управления с учетом специфики сопрягаемой микросхемы.

Рисунок 15. Функциональная схема устройства сопряжения.



Для интеграции разрабатываемого устройства в пространство персонального или промышленного компьютера требуется создавать селектор адреса и буфер шины данных. Назначение буфера шины данных определяется особенностью обмена по ней и технологии изготовлении компонентов. Обмен по шине данных имеет двунаправленный характер, следовательно, к шине подключены как входы/выходы каскадов на системной плате, так и буферов на схеме устройства сопряжения. Для предотвращения замыкания выходов устройств на системной плате и устройстве сопряжения необходимо управлять вентельным переключением направления передачи и отсекать опасный режим, приводящий к перегоранию КМОП компонентов. Данная задача возлагается на специальный двунаправленный буфер шины данных, который управляется сигналами чтения или записи (-IOR или -IOW) шины управления ISA.

Селектор адреса интегрирует разрабатываемое устройство в адресное пространство системного компьютера. Его задача выделять необходимый набор адресов, назначенных устройству, отслеживать сигналы запрещающие программный обмен и формировать сообщения для процессора и управляющей программы о разрядность обмена у подключаемого устройства. Из выше представленного анализа требуется для работы устройства минимум 3 - 4 адреса, начиная с назначенного базового. В соответствии с заданием базовый адрес устройства 0250h, а устройству выделяем адреса 0250h, 0251h, 0252h и 0253h. В двоичной системе это соответственно комбинации:

0000|0010|0101|0000b,

0000|0010|0101|0001b,

0000|0010|0101|0010b,

0000|0010|0101|0011b.



3. Разработка автомата управления на ПЛИС

В настоящем разделе необходимо спроектировать элементы автомата управления на базе ПЛИС фирмы Altera с применением специализированного САПР Altera Мах+1I. Необходимо разработать дешифратор адреса (адресный селектор), двунаправленных буфер шины данных и цифрового порта, буфер аналоговой части и драйвер аналоговой части в виде регистра-защелки.

Создание автомата управление повлечет за собой создание и испытание функциональных элементов с применением специальных встроенных мегафункций САПР. На примере двунаправленного буфера шины данных рассмотрим этапы создания элементов схемы автомата управления.

На рисунке 16.1-16.5 отражены этапы создания 16-ти разрядного двунаправленного буфера средствами Altera Меgа Wizard P1ung-In Маnаger. На рисунке 16.1 отражен рабочий экран вызова менеджера компонентов и функции с выбором настройки создать новый.

Важным элементом является селектор адреса. На рисунке 17-17.1 представлена схема созданного селектора адреса и результаты его компилирования, а на рисунке 18 результаты его испытания. Из рисунка 18 видно, что система реагирует только на избранные выше адреса и при атом сообщает системе о необходимости организовать с устройством 16 разрядный обмен данным.

Рисунок 16.1 Вызов функции Меgа Wizard.

Рисунок 16.2 Выбор компонента.

Рисунок 16.3 Готовая схема буфера шины данных.

Рисунок 16.4 Результат компиляции.



Рисунок 16.5 Распиновка микросхемы.

Рисунок 17. Схема селектора адреса.

Рисунок 17.1 Результаты компилирования схемы.



Рисунок 18. Испытания селектора адреса.

На рисунке 19 представлена окончательная схема проекта устройства сопряжения, а на рисунке 19.1 обозначение выводов микросхемы автомата управления. САПР Altera Max+II выбрала плис серии МАХ7000B, а именно EPM7256BTC144-5.

Рисунок 19. Схема проекта устройства сопряжения.

Рисунок 19.1 Обозначение выводов микросхемы автомата управления.



Заключение

В рамках настоящей расчетно-проектировочной работы разработано устройство сопряжения (УС) внешнего прибора и ПЭВМ по системной шине ISA-16 с применением программируемых логических интегральных схем (ПЛИС) фирмы Altera. В процессе работы над проектом отработаны и закреплены навыки взаимодействия с Altera Мах+II. Работу можно считать законченной и удовлетворяющей условиям.



Список использованной литературы

1. Новиков Ю.В., О.А. Калашников, С.Э. Гуляев Разработка устройств сопряжения для персонального компьютера типа IBM РС -- М.: ЭКОМ, 2000 --224с.

2. "ПЛИС фирмы АLТЕRА: элементная база, система проектирования и языки описания аппаратуры" -- В.Б. Стешенко, О.А. Калашников, С.Э.Гуляев, - М.: Издательский дом, 2007 г., 576с.

3. Методические указание по расчету надежности и погрешности. -- М.: ВЗМИ 1986г.

Размещено на Allbest.ru