Размещено на http://www.allbest.ru/

Реферат

Курсовой проект содержит: пояснительную записку на 28 л., рисунков - 9, таблиц - 3, 7 источников, графическую часть на 2 листах формата А1.

АРХИТЕКТУРА И СТРУКТУРА КОМПЬЮТЕРА, БУФЕРНОЙ ПАМЯТИ АДАПТЕРА СВЯЗИ ОП, РАЗРАБОТКА СТРУКТУРНОЙ И ПРИНЦИПИАЛЬНОЙ СХЕМЫ БУФЕРНОЙ ПАМЯТИ АДАПТЕРА СВЯЗИ ОП, РАЗРАБОТКА, ОПЕРАТИВНАЯ ПАМЯТЬ.

Объектом для разработки является буферная память адаптера связи ОП.

Целью данной работы является разработка буферной памяти адаптера связи ОП. При разработке буферной памяти необходимо учитывать критерии оптимизации по потребляемой мощности и аппаратным средствам. Номинальным напряжением питания прибора составит 5 вольт.

В результате проведённой работы по разработке буферной памяти адаптера связи ОП, позволяет осуществлять поставленные задачи.



Содержание

Введение

1. Анализ архитектуры и элементной базы компьютера

1.1 Анализ архитектуры и структуры компьютера

1.2 Анализ элементной базы компьютера

1.3 Анализ принципа работы БП адаптера связи ОП

2. Разработка буферной памяти адаптера связи ОП

2.1 Разработка структурной схемы БП

2.2 Разработка принципиальной схемы

2.3 Расчётная часть

Заключение

Список использованных источников



Введение

На сегодняшний день компьютеры проникли во все сферы деятельности человека, начиная с начального образования и заканчивая изучением новейших технологий, изучения новых видов материи, неизвестных пока человечеству. Применение компьютерных технологий облегчает процесс образования в средних и высших учебных заведениях, как самих учеников, студентов, так и рабочего персонала. Автоматизация обработки информации позволяет в считанные секунды проделать работу, на которую раньше терялись недели, информирование руководителей о состоянии предприятий и рабочих мест происходит мгновенно. А благодаря разнообразию программного и аппаратного обеспечения сегодня возможно использование всех потенциальных возможностей компьютерных технологий.

Оперативное запоминающее устройство - (ОЗУ, RAM - Random Access Memory) позволяет записывать и считывать данные средствами микропроцессора. При отключении питания данные не сохраняются, таким образом, ОЗУ не является энергонезависимым. ОЗУ используется, как правило, для временного хранения промежуточных данных в процессе расчетов.

Системная шина - основная интерфейсная система компьютера, обеспечивающая сопряжение и связь всех его устройств между собой.

Все блоки, а точнее их порты ввода-вывода, через соответствующие унифицированные разъемы (стыки) подключаются к шине единообразно: непосредственно или через контроллеры (адаптеры). Управление системной шиной осуществляется микропроцессором либо непосредственно, либо, что чаще, через дополнительную микросхему контроллера шины, формирующую основные сигналы управления.

При синхронном обмене ведущее устройство не анализирует готовность ведомого устройства, предполагая, что ведомое устройство всегда готово к обмену. Такой метод обмена применим в случае, если ведомое и ведущее устройства обладают примерно одинаковым быстродействием.

Всвязи с тем, что в современноммире ЭВМ развиваютьсяоченьбыстро и нужныновыерешения для ускоренияобменаинформации, вданнойработемыбудемразрабатыватьбуферную память адаптерасвятиОП. Для этого нам не обходимо проделать следующую работу:

- Анализ архитектуры и структуры компьютера;

- Анализ элементной базы компьютера;

- Анализ принципа работы БП адаптера связи ОП;

- Разработка структурной схемы БП;

- Выбор элементной базы;

- Разработка принципиальной схемы.



1. Анализ архитектуры и элементной базы компьютера

1.1 Анализ архитектуры и структуры компьютера

Структура компьютера будет проанализирована, начиная с истории. В настоящее время известно пять поколений компьютеров.

Нулевое поколение - механические компьютеры (1642 - 1945 гг.). Сюда можно отнести французского учёного Паскаля и его машину, выпущенную в 1962 году. Через 30 лет после него Лейбниц выпускает другой компьютер, способный, помимо сложения и вычитания, умножать и делить. А в 1822 Бэббидж разрабатывает собственное устройство, которое сначала имело простенький функционал (сложение и вычитание, и подсчёт чисел для морской навигации).

Но после долгих работ ему удаётся разработать аналитическую машину, которая имела более широкий функционал. Данная машина имела устройства ввода и вывода, запоминания и вычисления. Это первая машина, работавшая на ассемблере. И для неё была написана специальная программа. Для машины Беббиджа требовалось несколько тысяч шестеренок высокого качества, недоступного в XIX веке. Многие современные компьютеры строятся на базе машины Бэббиджа.

К нулевому поколению также можно отнести машины Z1, Z2, Z3. А Цузе создал машину Z3, которая первой заработала на двоичной системе.Говард Айкен в 1944 году разработал компьютер «Mark I», который имел 72 слова по 23 десятичных разряда. Данный компьютер выполнял команды со скоростью 1 команда за 6 секунд. Устройство ввода-вывода - перфолента. Когда был завершен процесс создания «Mark II», релейные компьютеры устарели.

Первое поколение ЭВМ, работающих на электронных лампах, просуществовало в 1945 - 1955 годах. С этого периода началось применение электроники. Здесь огромную роль играет компьютер ENIAC (от англ. «ElectronicNumericalIntegratorandComputer» - электронный цифровой интегратор и калькулятор), разработанный профессором физики из университета Пенсильвании Джоном Моушли и его студентом Дж. Преспером Экертом.Данный компьютер разрабатывался несколько лет, а работа над ним была завершена в 1946 году. Изначально он предназначался для расшифровки сообщений, перехваченных во время войны. Но позже он нашёл и мирное применение.

Данный компьютер весил около 30 тонн, состоял из 1500 реле, из 18 тысяч ламповых реле. В нём было установлено 6 тысяч многоканальных переключателей. Данная ЭВМ потребляла около 140 КВт электрической энергии.

К этому периоду можно отнести ещё одного человека,Фон Неймана, у которого возникла идея, что программа должна храниться исключительно в цифровом формате, то есть, вместе с данными. Он разработал машину IAS (ImmediateAddressStorage - память с прямой адресацией), в которой была реализована вышеописанная идея. Данная машина состояла из таких важных частей, как устройство управления, память, арифметико-логическое устройство, устройства ввода и вывода.

Память компьютера включала 4096 слов по 40 бит. А каждое слово могло содержать целое число со знаком (40 бит) или две команды (по 20 бит). В команде 8 бит указывали на её тип, а с помощью 12 бит определялось одно из 4096 слов. Функцию оперативной памяти в данном компьютере выполнял так называемый аккумулятор. Хочется отметить, что данная машина и идея Неймана оказали огромное влияние на развитие современной компьютерной технологии.

В 1953 году фирма IBM сконструировала компьютер, который содержал 2048 слов по 36 бит. А каждое слово включало в себя две команды. Это первый компьютер, лидировавший на рынке около 10 лет.

Над последним компьютером, работающем на лампах, 709 компания IBM начала работу в 1958 году. Данный компьютер представлял усложнённую версию компьютера 704.

Второе поколение компьютеров (1955 - 1965 гг.) стало поколением транзисторов. Первый транзистор был изобретен в 1956 году Джоном Бардиным, Уолтером Браттейном и Уильямом Шокли, которые являлись сотрудниками BellLabs. С этого периода начинается новая эра в развитии компьютерных технологий.

В лаборатории МТИ был построен компьютер ТХ-0 (от англ. «Transistorizedexperimentalcomputer 0»-«экспериментальная транзисторная вычислительная машина 0»). Он содержал слова из 16 бит и был предназначен исключительно для тестирования будущей машины ТХ-2, которая не имела существенного значения в развитии ЭВМ.

В 1961 году был построен компьютер PDP-1 (ProgrammedDataProcessor - 1), который имел 4096 восемнадцатибитных машинных слов. Его быстродействие составляло 200 тыс. команд в секунду, что было в 2 раза меньше, чем у 7090, транзисторного аналога 709. Но цена PDP-1 сделала его экономически выгодным. В этом периоде начинается компьютерная промышленность в связи с успешными продажами PDP-1.

Третье поколение компьютеров - это интегральные схемы (1960 - 1980 гг.) В 1958 году американским инженером, Робертом Нойс, была создана первая кремниевая интегральная схема. Это позволило размещать несколько десятков транзисторов всего лишь на одной сравнительно небольшой микросхеме.

Компания IBM выпускает новые компьютера серии System/360, которая заменила ранее существовавшие 7094 (на двоичной системе счисления) и 1401 (на десятеричной системе счисления). Многие компании начинают эпоху выпуска серий схожих ЭВМ.

В 1980 г. появляется четвертое поколение ЭВМ (Сверхбольшие интегральные схемы). С появлением сверхбольших интегральных схем стало возможным помещение миллионов транзисторов на одну плату. Размеры компьютеров стали значительно меньше. С данного периода начинается эра персональных компьютеров, и персональные компьютеры постепенно начали внедряться в жилища.

Первые персональные компьютеры состояли из следующих элементов:

- источник питания;

- печатная плата;

- набор интегральных схем;

- несколько кабелей;

- 8-дюймовый дисковод.

В 1981 году появляется первый персональный компьютер IBMPC, который становится распространенным. Компания IBM полностью открывает все схемы в книге, которая помогла другим компаниям создавать совместимое дополнительное оборудование. А позже конкуренты смогли продавать компьютеры по более низкой цене, чем с завода IBM, так как было проще приобрести составные части компьютера.

Компания Microsoft совместно с IBM производит операционную систему MS-DOS, а затемони выпускают операционную систему (ОС)OS/2, которая не пользуется популярностью. Компания Microsoft выпускает ОС Windows, которая сохраняет и в наше время.

Компания Apple во главе со Стивом Джобсом выпускают компьютеры собственного производства, которые впоследствии становятся популярными. Это позволило компании Apple стать одним из ведущих игроков на рынке компьютеров.

Ещё один этап развития компьютеров четвертого поколения - это появление суперскалярных процессоров, способных одновременно выполнять большое количество команд. Компьютеры были 8-, 16-, 32-разрядными до 1992 года. А затем появляется 64-разрядный компьютерRISC (ReducedInstructionSetComputer - Компьютер с сокращённым набором команд).

Пятое поколение компьютеров, названное, как невидимые компьютеры - это такие компьютеры, которые в наше время встраиваются в бытовую технику, банковские карты, системы безопасности и т.д. Отсюда можно уверенно судить, что бытовые компьютеры нового поколения оказывают огромное влияние на современную инфраструктуру. А современные карманные компьютеры (КПК) имеют мощность, сравнимую с мощностью персонального компьютера.

1.2 Анализ элементной базы компьютера

Современные ЭВМ работают на сложной элементной базе. Но её развитие начинается с далёкой истории. Каждый этап развития элементной базы компьютера тесно связан с определенным периодом (поколением) ЭВМ.

Вначале появились механические вычислительные машины. Они, как правило, работали на шестерёнках. Из истории можно привести разные примеры изобретений. Например, в 1642 году французским математиком Блезом Паскалем было изобретено устройство, позволяющее складывать десятичные числа. А в 1673 году немецким ученым, математиком Готфридом Вильгейм Лейбницем был изобретен «ступенчатый вычислитель», работавший в двоичной системе счисления и умевший выполнять несложные арифметические действия: сложение, вычитание, умножение, деление и т.д.

К периоду механических вычислительных машин можно отнести простенький компьютер, умевший работать с перфокартами. Он был изобретен английским математиком Чарльзом Бэббиджем в 1822 году. Эта машина работала на паровом двигателе и имела устройство управления, ввода и печати.

Следующий этап развития компьютерной техники - это релейные ЭВМ. Они строились на релейной элементной базе. Реле было изобретено в 1918 году. Изобретатели: английские учёные В. Икклз и Ф. Джордан и русский учёный М. А. Бонч-Бруевич, изобрели реле независимо друг от друга.

А в 1941 году немецким учёным Конрадом Цузе был изобретен первый компьютер Z3, работавший на базе электрических реле. В данном компьютере использовалось 2600 реле. Релейный компьютер позволял обраатывать величины с плавающей точкой. Согласно истории, во время войны данный компьютер был уничтожен. Но в 1961 году Цузе воссоздал прототип данного компьютера, тем самым доказал своё патентное право. Сейчас данный компьютер хранится в музее в Мюнхене.

Следующий этап развития ЭВМ - применение ламповой элементной базы компьютера. В Великобритании для дешифровки перехваченных германских сообщений в декабре 1943 году был собран компьютер CollosusMark 1. Данный компьютер состоял на базе 1500 ламп. А в январе 1944 с помощью данного компьютера удалось получить реальные расшифровки перехваченных сообщений.

Американский учёный Джон фон Нейман разработал структурную принципиальную схему компьютера, которой соответствуют все современные компьютеры. Также, у Неймана в 1945 году появилась идея использования внешних запоминающих устройств.

Ещё один этап развития ЭВМ - применение транзисторной элементной базы для построения компьютеров. Транзисторные ЭВМ делятся на два вида: дискретные и интегральные. Например, первая транзисторная интегральная ЭВМ TRADIC была изготовлена в 1955 году компанией BellLabs. Данный компьютер состоял из 1000 германиевых диодов и 700 транзисторов.

Анализируя дискретные транзисторные ЭВМ, следует отметить, что первый компьютер на базе интегральной схемы был разработан в 1968 году. А в 1971 году начинается производство микропроцессоров, и первым микропроцессором стал Intel 4004. А в 1973 году американской фирмой Intel был выпущен процессор Intel 8080, ставший стандартом процессоров до 1999 года выпуска. То есть, все процессоры, выпущенные компанией Intel, вплоть до 1999 года имели тот же функциональный набор.

В 1979 году в Японии была начата программа по созданию компьютеров пятого поколения. В частности, компьютеры пятого поколения должны были иметь сверхвысокую производительность, достигаемую интеграцией большого количества процессоров. Данная программа была провалена, так как коммерческие компьютеры того времени имели более высокую мощность по сравнению с подобными образцами.

Перспективы развития элементной базы ЭВМ направлены на разработку сверхбыстрых суперкомпьютеров, которые будут работать на базе искусственных нейронных сетей.Отдельно можно выделить ещё одно направление. Искусственный биокомпьютер, который будет содержать биологические компоненты или будет работать как живой организм.

Но следует остановиться на сегодняшнем этапе развития. Бытовые компьютеры, используемые в повседневной жизни, работают на базе микропроцессоров. В них применяются элементы буферной памяти.

1.3 Анализ принципа работы БП адаптера связи ОП

Буферная память этопамять для промежуточного хранения данных. Применяется при обмене данными между двумя устройствами, обладающими различной скоростью обработки информации, чтобы работа "тихоходного" устройства не снижала их общую производительность. Характерным примером применения БП является выдача данных программой на принтер. Так как скорость передачи данных от программы к принтеру неизмеримо выше, чем скорость работы принтера, то, чтобы не замедлять работу программы на время выдачи данных, программа помещает данные в БП и продолжает свою работу, а принтер "самостоятельно" извлекает их со своей скоростью и печатает, не требуя прерывания работы программы. Многие внешние устройства имеют собственную Б. п., кроме того, в качестве БП может служить специально выделяемая операционной системой область оперативной памяти.

Буферная память имеет еще несколько назначений:

Целью механизма буферной памяти, является уменьшение потребляемых ресурсов объектом приёмником, требующего сравнительно больших затрат, путём уменьшения частоты поступления потока данных в объект-приёмник;

Целью механизма буферной памяти является создание участка оперативной памяти для отработки процессов памяти, и других процессов, время выполнения которых зависит от размеров памяти. Буферной памятью называется - объект памяти, которым владеют одновременно два объекта, не связанные между собой.

Обычно два объекта, владеющие буферной памятью, называются по типу их отношений с буфером, источник - приёмник. Один объект источник помещает данные в буфер, а другой объект - приёмник снимает их с буфера. Но сами эти объекты, не связаны между собой никакой архитектурной зависимостью кода. Между прочим, такая модель взаимодействия получила название прокси, когда существует система-посредник между двумя системами. То есть буфер иными словами является прокси-объектом, а источник - буфер - приёмник - прокси-системой. Рабочий цикл буфера.

Буферная память имеет три основных состояния:

-состояние сброса;

-состояние наполнения;

-состояние передачи.

Состояние сброса - это первоначальное состояние буфера, в котором весь буфер считается пустым.

Состоянием наполнения называется момент времени, в котором информация помещается в буфер.

Состоянием передачи называется процесс, когда информация из буфера перемещается в объект приёмник.

Графическое изображение цикла работы буфера представлено на рисунке 1.



Рисунок 1 - Графическое изображение цикла работы буфера

Состояние сброса является начальным состоянием буферной памяти, после того как она заказана и выделена. Буферную память, как правило, заказывает третье лицо, и назначает её владельцам, источнику и приёмнику. То есть источник, и приёмник не подозревают, что они работают через буфер. Очень часто буферную память заказывает и объект приёмник, который, по сути, управляет выходным хранилищем данных. В этом случае, он подключается к объекту источнику и передаёт ему буфер. Но никогда буферную память не заказывает объект источник. Можно считать, что объект источник должен быть сконструирован так, чтобы он не подозревал, что работает с буфером. Конечно, на любое правило есть исключения, но в большинстве случаев, такое утверждение указывает на не оптимальность управляющего алгоритма, либо на возможность потенциальной ошибки в нём.Объект источник помещает поток данных в буфер, при этом этот процесс передачи может быть организован двумя методами:

-сегментами;

-произвольно.

В первом случае считается, что источник заполняет буфер посегментно, фиксированными блоками памяти. Во втором случае, заполнение буфера происходит произвольным образом. По способу заполнения можно выделить следующие виды взаимодействия:

-посессионное заполнение;

-циклическое;

-неупорядоченное.

В первом случае источник заполняет буфер во время специальных периодов, называемых сессиями, во втором случае буфер заполняет в каком-либо непрерывном цикле, и в третьем случае буфер заполняется в произвольный момент времени. И, наконец, по способу доступа источника и приёмника: компьютер буферный адаптер нейронный

-синхронный;

-асинхронные.

От приведённой выше классификации зависят методы и способы построения рабочего цикла буфера. Главным моментом в жизни буфера является его переполнение, именно по возникновению этого события происходит процедура передачи и перевод буфера в состояние сброса. То как это происходит, зависит от схемы взаимодействия.

Если память в буфере занимается сегментно, то тогда возникает возможность предсказывать переполнение, и передать данные в приёмник в любой момент, когда он будет готов для приёма. В подобных алгоритмах активно используются асинхронные вызовы и событийные системы потенциалов, но можно ограничиться и традиционными способами.

Если заполнение выполняется сессиями, то возникает возможность освобождать буфер каждый раз после сессии, если приёмник готов к передаче. Но этим не стоит злоупотреблять, так как система буферной памяти разрабатывалась именно чтобы сделать обращение к выделению основных блоков памяти менее частым. В этом случае можно использовать систему потенциальных предсказаний. В случае циклического заполнения процесс передачи осуществляется в зависимости после последнего гарантированного удачного помещения данных в буфер. Удачным гарантированным помещением в случае сегментной схемы считается - последний помещающийся в буфер сегмент.

Так же хочется отметить посекторную модель, в которой имеется возможность одновременных процессов считывания и записи в буфер, это актуально при многониточном программировании, а также в нелинейных системах. В этом случае буфер делиться на несколько секторов. Когда заполняется один сектор буфера, следующий переходит в состояние заполнения, а заполненный сектор переходит в состояние передачи.

Выделение памяти буферу.

Вопрос создания буфера открывается в момент создания объекта приёмника. И как нестранно такое утверждение - правило. Сколько же памяти следует отдавать на буфер? Вот довольно жёсткий принцип:

Размер буфера должен быть таким, чтобы суммарное время выполнения кода обслуживающее режим наполнения, было бы равно времени выполнения кода, выполняющего режим передачи. При этом код исполняемый объектом источником должен иметь приемлемое время исполнения.

В первой части определения разговор идёт касательно так называемого первого назначения буфера. Обычно код организующий выделение памяти средствами ОС является <тяжёлым кодом>, то есть он требует сравнительно много времени на выполнение. Предположим, если вы выполняете какие-то циклические действия над потоком ввода из файла, то было бы чрезвычайно расточительно обращаться к диску за каждым байтом. В этом случае, с диска считывается сразу дамп памяти, а некая операция выполняется над этим дампом. Данный пример, аналогичен, так же если вместо источника диска, подставить источник - некую функцию, конвертирующую данные, либо что-то ещё.

Во второй части правила говориться о затратах на использование ресурсов источником, подобно примеру выше - это диск. Диск - медленное устройство и требует сравнительно большего времени для получения/передачи данных. Вместо диска можно подразумевать совокупность процедур, работающих с памятью, и время выполнения которых зависит от размера обрабатываемой памяти. Примером таких процедур могут служить процедуры рейдеринга памяти, выполняющих её дефрагментацию.

Однако, несмотря на всё вышесказанное, прямое использование этого правила невозможно, так как число влияющих факторов на выбор размера буфера намного больше из тех, что рассмотрены в правиле. На выбор размера буфера так же влияют: гранулярность памяти, физический размер страниц, методы выделения памяти, удобство работы обслуживающих алгоритмов, и др. Так же фактором выбора размера буфера является место его размещения и метод получения.

Буферную память можно разместить как статически, то есть заранее расположенную в секции неинициализированных данных, так и динамически выделенную.

В том случае, если буфер создаётся для кэширования вывода в файл, можно разместить буфер прямо на первых страницах файла, однако это чревато последствиями перекачки всех данных при сохранении файла. Можно размещать буфер и в хвосте файла, с каким-то запасом, и постепенно передвигать сам буфер по мере заполнения файла.

Буферную память целесообразно размещать в области виртуальной памяти, т.е. в файле подкачки. В любом случае размер буфера обязан быть кратен размеру страницы в данной системе. Однако гранулярность выделения памяти в Win32 является 64-bits, что создаёт жёсткие ограничения на размер буфера. Поэтому стоит выделять некоторое пространство памяти для нескольких буферов, и давать им размеры и базовые адреса по размерам страниц.

Один буфер для многих и многоуровневая буферизация.

Широкий круг задач приходится выполнять жёстко последовательно. Например, ввод с клавиатуры может быть направлен в данный момент времени только в один источник. Этим можно воспользоваться для организации одного буфера. Для использования многими, можно применить технологию ускользающих. В этом случае сброс буфера будет выполняться либо, когда он наполнен, либо, когда к буферу обращается другой объект-хозяин. Место под такой буфер можно зарезервировать в неинициализированном разделе, если он не превышает 8kb - 12kb оперативно памяти. Использование статических буферов является более эффективными по способу адресации, и тем эта эффективность выше, чем больше кода использует данный буфер. Статические буфера желательно использовать, где только это возможно, хотя это возможно далеко не везде. К счастью существует метод многоуровневой буферизации. Как следует из названия, этот метод представляет собой наличие объекта хозяина у буфера, где объект хозяин сам является буфером. Буфер, который <стоит> ближе к действительному источнику именуется первым, а все последующие по порядку. Обычно каждый последующий буфер имеет меньшую частоту сброса, а значит, занимает больше памяти. Метод многоуровневой буферизации позволяет комбинировать достоинства нескольких приёмов размещения буферов. Например, первым буфером может являться буфер размещённый статически, а вторым - размещённый динамически. Примером использования многоуровневой системы буферизации может послужить API работы с файлами. Вы можете использовать кокой-то свой буфер для выполнения задач, когда система прозрачно для вас выполняет ещё одну буферизацию. А если вспомнить про физический буфер, находящийся в самом жёстком диске, то мы получим трёх уровневую систему буферизации ввода.

Определённый интерес представляет использование, какой-либо памяти и буфера. Модель работы такой системы выглядит так:

-объект источник помещает данные в область памяти не являющуюся буфером;

- после всех операций данные направляются в буфер.

В качестве промежуточной памяти может выступать какой-либо её блок, размещённый статически и работать по методике ускользающих. Такая система нашла широкое применение на практике. Важно отметить следующее, что в данной многоуровневой системе, первый объект-буфер не является либо совсем буфером, либо является буфером неполноценным, так как не отвечает одному из назначений буфера, или не имеет буферного цикла.



2. Разработка буферной памяти адаптера связи ОП

В процессе анализа элементной базы и существующих устройств был выбран алгоритм работы схемы, подобранна элементная база и разработаны соответствующие схемы: структурная и принципиальная электрическая. В следующих разделах будут описаны все схемы и алгоритм работы разработанного устройства.

2.1 Разработка структурной схемы БП

При проведении анализа и существующих методов схемотехники устройств, было отдано предпочтение регистру Generic 4-bit Universal Shift Register, и схеме управления буферной памятью, состоящей из:

-генератора импульсов;

-элемента "НЕ";

-элемента "И";

-источника питания.

Ниже представлена структурная схема устройства, которая в основе будет использоваться при создании буферной памяти адаптера связи ОП (рисунок 2).

2.2 Разработка принципиальной схемы

Для построения буферной памяти ОП, мы будем использовать регистр Generic 4-bit Universal Shift Register, элемент "И" (2-Input AND Gate), элемента "НЕ" (NOT Gate), источник питания (Pull-Up Resistor), заземление (Ground), переключатели (Switch), генератора импульса (Clock Properties).

Рассмотрим схемы, характеристики и таблицы истинности каждого элемента устройства по отдельности. Расположение выводов показано на рисунке 3.

Регистр Generic 4-bit Universal Shift Register, имеет следующие расположения выводов:

- вход сброса регистра CLR;

- последовательный информационный вход со сдвигом вправо SR;

- параллельный информационный вход А;

- параллельный информационный вход В;

- параллельный информационный вход С;

- параллельный информационный вход D;

- последовательный информационный вход со сдвигом влево SL;

- земля GND;

- управляющий вход S0;

- управляющий входS1;

- вход подачи синхроимпульса CLK;

- параллельные информационные выходы QD;

- параллельные информационные выходы QC;

- параллельные информационные выходы QB;

- параллельные информационные выходы QA;

Рисунок 3 - Расположение выводов регистра Generic 4-bit Universal Shift Register

Логический элемент «И» (рисунок 4). Выполняет операцию логического умножения (конъюнкция) над своими входными данными и имеет от 2 до 8 входов и выход.

Рисунок 4 - Зарубежное (слева) и отечественное (справа) изображение логического элемента «И»

Таблица истинности элемента «И» представлена ниже (таблица 1).

Таблица 1 - таблица истинности элемента «И»

Х1	Х2	Y
0	0	0
0	1	0
1	0	0
1	1	1

Логический элемент «ИЛИ» (рисунок 5). Выполняет операцию логического сложения (дизъюнкции) над своими входными данными и, также как и логический элемент "И", имеет от 2 до 8 входов и выход.

Рисунок 5 - Зарубежное (слева) и отечественное (справа) изображение логического элемента «ИЛИ»

Таблица истинности элемента «ИЛИ» представлена ниже (таблица 2).



Таблица 2- таблица истинности элемента «ИЛИ»

X1	X2	Y
0	0	0
0	1	1
1	0	1
1	1	1

Логический элемент «HE» (рисунок 6).Выполняет операцию логического отрицания над своими входными данными и имеет один вход и один выход. Иногда его называют инвертор, так как он инвертирует входной сигнал.

Рисунок 6 - Зарубежное (слева) и отечественное (справа) изображение логического элемента «НЕ»

Таблица истинности элемента «HE» представлена ниже (таблица 3).

Таблица 3 - таблица истинности элемента «НЕ»

Х	Y
0	1
1	0

Генератор импульса изображен на рисунке 7. Генерирует электрические импульсы заданной частоты для синхронизации различных процессов в цифровых устройствах.



Рисунок 7 - Генератор импульса

JK-триггер, изображенный на рисунке 8, наиболее сложный по конструкции и широко используемый в цифровой технике благодаря своей универсальности. На рисунке видно что JK-триггер имеет пять входов, в том числе прямой Q и инверсный входы Q'

Рисунок 8 - JK-триггер

Основываясь на данных взятых со структурной схемой буферной памяти, и описаний всех применяемых микросхем и логических элементов, приступим к разработке принципиальной схемы устройства. Для выполнения поставленной задачи потребуется:

- Generic 4-bit Universal Shift Register;

- логические элементы «И»;

- логические элементы «НЕ»;

- генераторы импульса;

- ключи;

- JK-триггер;

- источники питания.

Логика работы устройства полностью совпадает с разработанной логикой работы структурной схемы рисунка 2.



Рисунок 9 - принципиальная схема буферной памяти адаптера связи ОП

2.3 Расчётная часть

Расчет потребляемой мощности буфера памяти адаптера связи ОП осуществляется по следующей формуле:

,

где Pi- потребляемая мощность i-того компонента.

В качестве регистра используется модель K155ИР1. Его потребляемая сила тока составит 0,082 А. Подводящие напряжение 5 В. Для расчета потребляемой мощности i-того компонента используем следующую формулу:

Так как используемое количество регистров равно 12, подставляя значения в формулу получим потребляемую мощность регистров схемы:

Вт

Из справочника возьмем мощность используемого JK-триггера и умножим на три.

Вт

Также возьмем мощность используемого логического элемента.

Вт

Тогда общая мощность устройства составит:

Вт

Посчитаем необходимую мощность блока питания по формуле:

Вт



Заключение

После получения технического задания было проделано много работы по созданию буферной памяти адаптера связи ОП, включая анализ, разработку и тестирование.

В процессе работы удалось проанализировать принцип работы буферной памяти адаптера связи ОП и разработать схему, которая полностью соответствует техническому заданию. А именно, имеет высокое быстродействие и объем буферной памяти в 6 байтов.

Перспектив по развитию в ближайшее время не планируется. Но возможно возникновение идей по усовершенствованию и упрощению схемы.



Список использованных источников

1 Вычислительные машины, системы и сети : методические рекомендации / сост. А.Н. Ветров. - Тамбов : Изд-во Тамб. гос. техн. ун-та, 2008. - 36 с. - 100 экз.

2 Вычислительные машины, системы и сети: Методические указания по выполнению курсового проекта по курсу для студентов очной, заочной и сокращенной форм обучения направление 220400.62 "Управление в технических системах" /Сост. И.К.Каримов; Под ред. И.К.Каримов. - Петропавловск-Камчатский: Изд-во Камчат. гос. техн. ун-та, 2012. - 67 с.

3 Межгосударственный стандарт ГОСТ 2.105-95 "Единая система конструкторской документации. Общие требования к текстовым документам" (введен в действие постановлением Госстандарта РФ от 8 августа 1995 г. N 426)

Размещено на Allbest.ru