Моделирование и оценка времени обслуживания операций чтения и записи в многопроцессорных системах с общей памятью

Размещено на http://www.allbest.ru/

МОДЕЛИРОВАНИЕ И ОЦЕНКА ВРЕМЕНИ ОБСЛУЖИВАНИЯ ОПЕРАЦИЙ ЧТЕНИЯ И ЗАПИСИ В МНОГОПРОЦЕССОРНЫХ СИСТЕМАХ С ОБЩЕЙ ПАМЯТЬЮ

Мартышкин Алексей Иванович канд. техн. наук

Карасева Елена Александровна магистрант

Аннотация

Статья посвящена исследованию и оценке времени обслуживания операций обмена в многопроцессорных системах с разделяемой памятью, синтеза и исследования моделей подсистемы "процессор-память" многопроцессорных систем. Объектом исследования работы являются подсистема "процессор-память" многопроцессорных вычислительных систем. На предложенных аналитических моделях произведена оценка времени обслуживания транзакций, получены математические выражения и формулы для оценки вероятностно-временных характеристик при обращении к памяти. При создании моделей использовался аппарат теории массового обслуживания. В заключении сделаны соответствующие выводы по работе.

The article is devoted to research and evaluation of the service time of exchange operations in multiprocessor systems with shared memory, synthesis and study models of subsystem "processor-memory" multiprocessor systems. The object of the research work are the subsystem "processor-memory" multiprocessor systems. On the proposed analytical models evaluated time of service transactions derived mathematical expressions and formulas for assessing the probability-time performance when accessing memory. Device queuing theory used in the creation of models. In conclusion, the findings made by the relevant work.

Ключевые слова: исследование, математическое моделирование, система массового обслуживания, транзакция, операция чтения, операция записи, многопроцессорная система, организация памяти, пропускная способность памяти, контроллер памяти, буферный элемент.

Keywords: research, mathematical modeling, queueing system, transaction, read operation, write operation, multiprocessor system, memory organization, memory bandwidth, memory controller, buffer element.

Широко известны и применяемы на практике модели общей памяти, разделяемой всеми процессорами, применяемой в многопроцессорных вычислительных системах: сосредоточенная и распределенная [14; 15]. Такие системы применяются практически во всех отраслях народного хозяйства и промышленности: при построении систем обработки изображений [2; 13], моделировании сложных теплонагруженных конструкций [5; 6], при исследовании магнитострикции [3; 4] и других. В работах [7; 11] затронуты вопросы исследования многопроцессорных систем с различной архитектурой памяти, а в работах [8; 10; 12] показаны математические модели. В этой статье рассмотрим временные оценки выполнения транзакций в многопроцессорных системах.

Будем считать, что обмен процессор-память может производиться пословно или группами слов. Если применяется простой обмен без расщепления транзакций, то для реализации операции записи или чтения требуется обычный цикл шины, по окончании которого она освобождается и может быть предоставлена для другой транзакции. Время выполнения ее в таком случае составит

, (1)

математический модель память время

где: t_W - время, затрачиваемое процессором на занятие общей шины; t_B - цикл шины. Время занятия t_W зависит от способа управления шиной, а минимальное значение ее цикла составит

t_B = t_A+ t_M, (2)

где: t_A - время, затрачиваемое на выдачу адреса из процессора в память; t_M - цикл памяти. Поскольку из двух слагаемых второе имеет большую величину, отсюда следует, что длительность цикла шины зависит в значительной степени от длительности цикла памяти [1].

Сокращение цикла памяти обеспечивается параллельностью работы её модулей. Для обеспечения высокой скорости работы памяти крайне важно и необходимо повысить пропускную способность общей шины. Это достигается применением метода расщепления транзакций [1] при передаче данных между процессором и разделяемой памятью, что влечет за собой сокращение цикла шины за счет применения быстродействующей буферной памяти в процессорном модуле и в контроллерах памяти. В этом случае возможна передача нескольких транзакций по общей шине в течение цикла памяти, и, как результат, параллельная работа нескольких независимых модулей памяти [9].

Применение метода расщепления транзакций имеет особенности, заключающиеся в том, что при выполнении операции записи в общую память формируется одна транзакция, а при выполнении операции чтения - две. Первая связана с выдачей адреса в память, который фиксируется в буфере контроллера памяти, после чего шина освобождается для выполнения других транзакций. Вторая транзакция связана с возвращением данных из памяти в процессор.

Контроллер памяти в данном случае является более интеллектуальным, чем аналогичный контроллер, используемый в методе без расщепления транзакций. В его функции входит занесение данных в указанный в сообщении процессора модуль памяти, а по окончании операции чтения, он должен осуществить занятие шины и произвести передачу данных адресату. Таким образом, контроллер памяти должен содержать буферную память для хранения транзакций и схему управления, обеспечивающую доступ к шине. Такой способ иногда называют обменом с буферизацией передаваемых данных или коммутацией пакетов.

Поскольку многопроцессорная вычислительная система состоит из множества процессоров, между ними возникают конфликты за доступ к общей шине и к общей памяти [1; 15]. Это обстоятельство приведёт к увеличению времени выполнения операций из-за ожидания их обслуживания в очередях. Рассмотрим методику определения влияния конфликтных ситуаций на время выполнения транзакции.

Математические модели для оценки задержек представляются в виде разомкнутых двухфазных моделей массового обслуживания, в которых источником заявок выступают процессоры, генерирующие потоки транзакций, а в качестве обслуживающих приборов - общая шина и общая (разделяемая) память. На первой фазе моделируются задержки, связанные с обслуживанием транзакций ОШ, во второй фазе - памятью.

Время ожидания в очереди на первой фазе составит (для постоянного времени обслуживания) [1]

, (3)

где: - время обслуживания шиной, которое определяется из [1]

Во второй фазе соответственно

, (4)

где: - время обслуживания модулями памяти, определяемое из [1].

Общее время ожидания в очередях , а время выполнения операции обмена между процессором и памятью определится как

. (5)

Итак, в статье были представлены аналитические выражения для оценки времени выполнения операции обмена между процессором и распределенной памятью.

Список литературы

1. Бикташев Р.А., Князьков В.С. Многопроцессорные системы. Архитектура, топология, анализ производительности: Учебное пособие. - Пенза: Пенз. гос. ун-т, 2003. - 103 с.

2. Бурмистров А.В., Сальников И.И. Метод формирования линейных контуров на аэрофотоснимках сельской местности [Текст] // Современные проблемы науки и образования. 2013. № 5. С. 152.

3. Воронцов А.А. Исследование оптимального значения результирующей напряженности магнитного поля в двухкоординатных магнитострикционных наклономерах с использованием кольцевых постоянных магнитов [Текст] / Ю.Н. Слесарев, А.А. Воронцов, Р.В. Шабнов, И.В. Шувалова // Информационные технологии. Радиоэлектроника. Телекоммуникации. - Тольятти, Поволжский государственный университет сервиса, 2013. № 3. С. 316-322.

4. Воронцов А.А. Математическое моделирование магнитных полей в двухкоординатных магнитострикционных наклономерах: Дис … канд. техн. наук. - Пенза, 2013. - 160 с.

5. Курносов В.Е. Теория и методы оптимального проектирования устройств радиотехники и связи на основе эволюционных дискретных моделей: диссертация на соискание ученой степени доктора технических наук / Пенза, 1999.

6. Курносов В.Е., Андреева Т.В. Учебно-научный программный комплекс решения задач анализа и синтеза конструкций XXI век: итоги прошлого и проблемы настоящего плюс. Пенза: ПензГТУ, 2015. № 3 (25). С. 202-209.

7. Мартышкин А.И. Исследование подсистем памяти с буферизацией транзакций на моделях массового обслуживания [Текст] // XXI век: итоги прошлого и проблемы настоящего плюс. - 2011. - № 3. - С. 124-131.

8. Мартышкин А.И., Карасева Е.А. Математические модели для качественной оценки производительности семафоров многопроцессорных вычислительных систем [Текст] // Инновации в науке. - 2015. - № 50 - С. 40-45.

9. Мартышкин А.И. Математическое моделирование аппаратного буфера памяти многопроцессорной системы [Текст] // в сборнике: Оптико-электронные приборы и устройства в системах распознавания образов, обработки изображений и символьной информации. Распознавание-2015 сборник материалов XII Международной научно-технической конференции, 2015. - С. 247-249.

10. Мартышкин А.И. Разработка аппаратного буферного устройства памяти многопроцессорной системы [Текст] // Фундаментальные исследования. - 2015. - № 12-3. - С. 485-489.

11. Мартышкин А.И. Разработка и исследование разомкнутых моделей подсистемы "процессор-память" многопроцессорных вычислительных систем архитектур UMA и NUMA [Текст] // Вестник РГРТУ. - 2015. - № 54. - Ч. 1. - С. 121-126.

12. Мартышкин А.И. Реализация аппаратного буфера памяти многопроцессорной системы [Текст] // в сборнике: Новые информационные технологии и системы сборник статей XII Международной научно-технической конференции. 2015. - С. 96-99.

13. Сальников И.И. Анализ растровых пространственно-временных сигналов и синтез специализированных процессоров для быстродействующей обработки изображений в системах технического зрения: диссертация на соискание ученой степени доктора технических наук / Пенза, 2000.

14. Таненбаум Э., Бос Х. Современные операционные системы. - СПб.: Питер, 2015. - 1120 с.

15. Цилькер Б.Я., Орлов С.А. Организация ЭВМ и систем (2-е изд.) - СПб: Питер, 2011. - 688 с.

Размещено на Allbest.ru