Устройство сбора данных на микропроцессорной основе

Размещено на http://www.allbest.ru/

Устройство сбора данных на микропроцессорной основе

Содержание

Введение

1. Организация ОЗУ

2. Организация УСД

3. Оценка быстродействия микропроцессорного устройства

Заключение

Список литературы

Введение

При измерении каналов связи или приеме телеметрической информации в ЭВМ часто возникает необходимость обеспечить сбор данных. При этом опрос аналоговых сигналов в виде напряжений или токов сопровождается их преобразованием в цифровую форму и размещением в некоторой области оперативной памяти с целью последующей обработки и отображения.

Данная работа посвящена устройству сбора данных на микропроцессорной основе. При разработке микропроцессорного устройства необходимо составить его структурную схему, организовать на микросхемах оперативную память заданной емкости, написать по составленному алгоритму как на языке ассемблера, так и в машинных кодах и оценить быстродействие разработанного устройства.

Исходные данные: F=610 , M= 04F6, Q=8K8, R=D, BEG=1A4D

1. Организация ОЗУ

Оперативная память организована на базе больших интегральных схем и полупроводниковых ОЗУ.

Выбор БИС осуществляют, исходя из разных критериев:

- минимизация аппаратных затрат;

- минимизация потребляемой мощности;

- повышения быстродействия МПС и других.

Число микросхем m оперативной памяти требуемой мощности емкости MT определяют по формуле

m=MT/M1

При наращивании разрядности организуют линейки. Количество микросхем в каждой линейке

m1=nT/n

Количество линеек определяют по формуле

mЛ=m/m1

Исходя из минимизации аппаратных затрат выберем микросхему ОЗУ КР537РУ17. Она содержит 8К ячеек с разрядностью 8 бит. Для построения ОЗУ емкостью 8Кх8 потребуется одна такая микросхема, так как

m=81928/(810248)=1

На рисунке 1 приведена схема построения такого ОЗУ. У данной микросхемы количество адресных входов А=13, так как 213 обеспечивает адресацию 8192 ячеек памяти разрядностью 8 бит. При организации одной микросхемы ОЗУ в одну линейку получается заданная емкость Q=8K8.

Технические характеристики выбранной микросхемы КР537РУ17 с соответствующей емкостью:

Напряжение источника питания 5 В

Время цикла 200 нс

Потребляемая мощность 200 мВт

Технология КМДП

2. Организация УСД

Начальный адрес 04F6 ячейки памяти области ОП, отведенной для сбора данных, будем хранить в паре регистров HL. Текущий адрес аналогового канала в соответствии с заданием будем помещать в регистр D.

Рисунок 2

Примем порядок пороса аналоговых каналов, начиная с канала, имеющего номер 0. Чтобы обеспечить формирование признака завершения цикла сбора данных, в регистр В поместим число F. В моем варианте F=610. Тогда блок-схема алгоритма сбора данных будет иметь вид рисунка 3.

В блоке 1 в пару регистров HL загружаем начальный адрес М=04F6. В блоке 2 в регистр В загружается чисто 6h. В блоке 3 регистр R=D служит счетчиком адресов аналоговых каналов. В него загружается адрес первого канала h. Затем этот адрес через аккумулятор и устройство вывода № 1 ( блоки 4 и 5) поступает на адресный вход коммутатора, как показано на рисунке 2. Коммутатор подключает первый канал ко входу АЦП и запускает последний. МПУ переходит в режим ожидания окончания акта преобразования в АЦП ( блоки 6,7 и 8). Сигнал с выхода ОК (окончание) АЦП заносится в младший разряд регистра - порта №2. Пока ОК=0, акт в АЦП не окончен. В этом случае блоки 6+8 обеспечивают запись триггер-флага с нуля и происхождение программы по малому циклу. Данный режим выполнения программы продолжается до тех пор, пока сигнал ОК на выходе АЦП не станет равным 1. Так обеспечивается режим ожидания. Как только ОК станет равным 1, то после выполнения команды блока 8 С=1 осуществляется запись данных с выхода АЦП в устройство ввода №1 и через аккумулятор микропроцессора в заданную ячейку оперативной памяти (блоки 9 и 10) оперативный память быстродействие микросхема

Далее формируется адрес следующих: ячейки памяти (блок 11) и аналогового канала (блок 12). Новый адрес канала засылается в аккумулятор (блок 13). В блоке 14 выполняется операция сравнения содержимого регистров D и B. Равенство D=B=0 говорит о том, что все каналы опрошены и срабатывает нулевой признак z=1, цикл сбора данных завершен. Если z=0, то осуществляется опрос следующего канала, так как при выполнении операции сравнении, содержимое аккумулятора остается неизменным, то есть в нем по-прежнему, содержится адрес следующего канала, загруженный в блок 13. Таким образом, пока адрес очередного аналогового канала, сформированный в регистре D, в блоке 12, остается меньше 6h, обеспечивается прохождение программы по большому циклу. Программа на языке ассемблера представлена в таблице 1.

Т а б л и ц а 1

В комментариях таблицы 1 использованы сокращения: Сдв.П (А) - сдвиг вправо содержимого регистра А, УП - условный переход.

Размещение программы представлено в таблице 2.

Т а б л и ц а 2

Число ячеек ОП, отводимых под команду, определяется числом байтов в команде. В таблице 2 стрелками показана последовательность выполнения команд. В командах условного перехода, где последующее выполнение той или иной команды зависит от условия, указаны пары стрелок, рядом с которыми значения сигналов условий.

В таблице 3 представлена программа в кодовых комбинациях.

Т а б л и ц а 3

3. Оценка быстродействия микропроцессорного устройства

Для того, чтобы оценить быстродействие устройства необходимо определить длительность периода синхроимпульсов. Для этого достаточно воспользоваться известной формулой:

Теперь из таблицы подсчитываем общее число тактов, необходимое для выполнения программы. Для ввода данных начального условия необходимо 29 тактов (1,2,3,4 блоки). На один период малого цикла уйдёт 10+10+4+10+10+7+5+5+5+4+10=80 тактов. Всего таких проходов F=610, что потребует 806=480 тактов. В итоге длительность цикла сбора данных составит t=(29+480)2 мкс=1018 мкс

Заключение

Эта работа предназначалась для того, чтобы мы научились проектировать программируемые электрические устройства, основанные на микропроцессорах, ОЗУ, АЦП, дешифраторах и других приборах микроэлектроники. В данной работе я попыталась разработать функциональную схему устройства поочерёдного опроса, сбора и записи данных с измерительных устройств в устройство хранения данных (ОЗУ). Также я научилась составлять блок схему программы работы устройства на языке ассемблера и в двоичном коде, получил навыки разработки функциональной схемы устройства, научился планировать размещение программы и входных данных в ОЗУ, оценить быстродействие устройства в тактах и во времени.

Список литературы

1. Бойко В. И. "Схемотехника электронных систем. МП и МК", "БВХ-Петербург", Санкт-Петербург 2014.

2. Евреинов Э. В., Фёдоров Б. Н. "Цифровая и вычислительная техника", "Радио и связь" 2011.

3. Петрищенко С. Н. " Методические указания и задание к выполнению курсовой работы", АУЭС, Алматы 2008.

4. Лебедев О.Н. Микросхемы памяти. ЦАП и АЦП: Справочник. -М.: Радио и связь, 2014

10. Калабеков Б.А. Микропроцессоры и их применение в системах передачи и обработки сигналов. -М.: Радио и связь, 2010

Размещено на Allbest.ru