Микропроцессорная система на комплекте КР580

Размещено на http://www.allbest.ru/

Введение

Эта микропроцессорная система выполнена на комплекте КР580. Микропроцессорный комплект серии КР580 содержит набор БИС для построения микропроцессорных систем относительно невысокого быстродействия, работающих с тактовой частотой до 2,5 МГц. В основном на комплекте данной серии строятся микропроцессорные системы (МПС), решающие задачи, связанные с управлением разнообразными технологическими процессами. В этом комплекте предусмотрена БИС центрального процессора - КР580ВМ80А, содержащая в одной микросхеме операционное и управляющее устройство. Это существенно упрощает построение МПС. Кроме того, из соображений упрощения программирования для управления микросхемами МПС применяется фиксированный набор команд.

Микропроцессор КР580ВМ80А был выпущен в 1974 году. С тех пор появилось большое количество более мощных микропроцессоров, но долгое время микропроцессор КР580ВМ80А был самым распространенным и применяется до сих пор в тех случаях, когда его производительности достаточно и использование более мощных микропроцессоров неоправданно. Кроме того, структура этого микропроцессора, принципы его работы, система команд, в определенной степени являются универсальными и отражают общие принципы функционирования микропроцессоров. Микропроцессор КР580ВМ80А представляет собой однокристальный восьмиразрядный процессор с фиксированным набором команд. Он предназначен для построения микропроцессорных систем обработки цифровой информации и систем управления в различных областях техники, где не предъявляется высоких требований по быстродействию.

Функционирование МПС сводится к следующей последовательности действий: получение данных от различных периферийных устройств, обработка данных и выдача результата обработки на периферийные устройства. При этом данные от периферийного устройства, подлежащие обработки могут поступать и в процессе их обработки. Для выполнения этих процессов в МПС предусматриваются следующие устройства: блок центрального процессора, выполняющий обработку информации; оперативная память, предназначенная для хранения и выдачи по запросам команд программ, определяющих работу микропроцессоров, различных данных.

микропроцессорный контролер память программируемый

1. Синтез электрической структурной схемы МПС, описание основных элементов системы

1.1 Микропроцессорный модуль

Микропроцессорный модуль (МПМ) является основной частью МПС и управляет всеми остальными ее блоками. МПМ содержит:

· микропроцессор КР580ВМ80А;

· системный контроллер;

· генератор синхроимпульсов;

· формирователь сигнала сброса;

· схему обработки прерываний;

· буфер адреса.

Рисунок 1.1 Обобщенная структура микропроцессорного модуля МПС.

Все микросхемы, входящие в состав комплекта КР580, выполнены по nМДП технологии, однако входные и выходные сигналы соответствуют уровням логических схем ТТЛ-технологии. Это упрощает переходы между микросхемами серии КР580 и микросхемами ТТЛ-технологии любых серий. Следовательно, не возникает трудностей, если при построении микропроцессорной системы используются также некоторые микросхемы ТТЛ-технологии, имеющие широкое применение. Микросхемы комплекта КР580 характеризуются следующими параметрами: - температурный диапазон: -10...+70 градусов по Цельсию; - потребляемая мощность: 0,7 Вт; - напряжение питания: КР580ВМ80А +5В, +12В, -5В, остальные БИС +5В; - допустимое отклонение напряжения: +5%, -5%; - нагрузочная способность каждого элемента БИС - один вход элемента ТТЛ; - время спада и нарастания входных напряжений на выводах БИС: 30нс.

1.1.1 Микропроцессор КР580ВМ80А

Основные характеристики этого микропроцессора следующие:

1. Разрядность - 8 бит (1 Байт).

2. Максимальная тактовая частота - 2,5МГц, что соответствует быстродействию - 625000 опер./сек.

3. Объём адресуемой памяти 65536 байт. Разрядность шины адреса - 16 бит.

4. Технология изготовления - nМОП.

БИС микропроцессора выпускается в прямоугольном корпусе с 40 выводами с двухсторонним расположением выводов (типа DIP). На кристалле расположено 5000 транзисторов.

5. Система команд - 78 базовых команд или 244 кода.

6. Число подключаемых устройств ввода - вывода (УВВ) - 256.

7. Потребляемая мощность - 750мВт.

8. Уровни сигналов входов и выходов микропроцессора (за исключением входов тактовой частоты) соответствуют стандартным ТТЛ уровням.

9. Выходы микропроцессора являются маломощными и могут быть нагружены только одним стандартным ТТЛ входом.

10. Шина данных и шина управления совмещены.

Этот микропроцессор не обладает готовой шиной управления, эта шина организуется с помощью дополнительной внешней схемы, называемой системным контроллером, которая использует байт состояния и управляющие сигналы.

Управляющая память недоступна пользователю, в ней уже в процессе изготовления БИС записываются микропрограммы операций. Таким образом, предусматривается использование некоторой фиксированной системы команд, в которую пользователь не может внести изменений. В связи с этим данный микропроцессор относится к числу немикропрограммируемых.

Выполнение каждой команды производится микропроцессором в строго определенной последовательности действий, которая определяется кодом команды и синхронизируется сигналами С1 и С2 тактового генератора. Цикл команды - это время выполнения команды. За это время: команда выбирается из памяти, дешифрируется код команды, формируются управляющие сигналы для выполнения команды, завершается воздействие управляющих сигналов. Цикл команды разбивается на машинные циклы - это время, требуемое для обращения к памяти или к устройствам ввода - вывода. Цикл команды состоит из стольких машинных циклов, сколько обращений к памяти или к УВВ потребуется для выполнения этой команды. Команды этого микропроцессора могут содержать от 1 до 5 машинных циклов.

В свою очередь каждый машинный цикл состоит из тактов - наименьший промежуток времени, необходимый для выполнения одного элементарного действия в микропроцессоре. Такт равен 1 периоду тактовых импульсов тактового генератора. Машинный цикл может состоять от 3 до 5 тактов. Первые три такта требуются для организации обмена с памятью, а второй и третий такты - для выполнения внутренних операций в микропроцессоре. Отсчет тактов ведется от положительных фронтов импульсной последовательности С1. При выполнении любой команды сначала считывается первый байт команды из памяти.

Простые команды выполняются за один машинный цикл; сложные команды - за 5 машинных циклов с восемнадцатью тактами. Для формирования управляющих сигналов искусственно мультиплексируют шину данных, то есть в начале каждого машинного цикла на шину данных микропроцессор выставляет 8 управляющих сигналов, называемых байтом состояния. Байт состояния указывает, какой из машинных циклов выполняется в текущий момент, то есть к какому из внешних устройств происходит обращение. Байт состояния выставляется на шину данных по переднему фронту сигнала С2 в первом такте и снимается с шины данных по переднему фронту С2 во втором такте. Для того, чтобы показать, что идет процесс передачи байта состояния, используется выход SYNC микропроцессора: при выводе байта состояния на выходе SYNC =1.

Рисунок 1.2 Условное графическое обозначение микропроцессора

Сигнал SYNC=1 позволяет выделить байт состояния из информации передаваемой по шине данных. Байт состояния выдаётся на шину данных в интервале SYNC=1, а используется на протяжении всего машинного цикла. Поэтому байт состояния запоминается в специальном регистре слово состояния. Запись производится с использованием сигналов SYNC =1 и С2=1. Дешифратор преобразует байт состояния в требуемые для текущего машинного цикла системные управляющие сигналы. При формировании этих управляющих сигналов для согласования блоков МПС по временным характеристикам используются выходные сигналы микропроцессора DBIN и WR. Регистр слова состояния и дешифратор, обеспечивающие формирование системных управляющих сигналов, называются системным контроллером.

Назначение выводов микропроцессора.

D0 - D8 - двунаправленная 8-разрядная шина данных, которая выполняет: передачу управляющего слова; обмен данными между регистрами микропроцессора и блоками МПС.

A0-A15 - направленная от микропроцессора 16 - разрядная шина, которая выполняет: передачу адреса ячейки памяти при обращении памяти; передачу адреса внешнего устройства. В этом случае 8-разрядныйадрес УВВ появляется на выводах А0 - А7 и дублируются на линиях А8 - А15.

Сигналы управления шиной данных.

DBIN - выходной сигнал “Прием”. Если DBIN=1, то шина данных настроена на прием данных в микропроцессор из памяти или УВВ. Если DBIN=0, то шина данных настроена на вывод информации из микропроцессора.

WR-выходной сигнал “Выдача данных”. Если WR=0, то микропроцессор зафиксировал на шине данных 8-разрядный код, который должен быть воспринят памятью или УВВ.

Сигналы управления вводом-выводом

RDY (READY) - входной сигнал “Готовность” от УВВ или памяти. Если READY=1, то УВВ или память готовы к обмену данными с микропроцессором. Если READY=0, то УВВ или память не готовы к обмену данными с микропроцессором. В этом случае микропроцессор входит в режим “Ожидание”.

WI (WAIT) - выходной сигнал “Ожидание”. Если WAIT=1, то микропроцессор находится в режиме “Ожидание”.

INT - входной сигнал “Запрос прерывания” от УВВ. Если INT=1, следовательно, одному из УВВ требуется обслуживание.

INTE - выходной сигнал “Разрешения прерывания”. Этот сигнал информирует УВВ о возможности или невозможности обслуживания микропроцессором запросов на прерывание. Если INTE=1, то прерывания разрешены. Если INTE=0, то прерывания запрещены.

HLD (HOLD) - входной сигнал “Запрос захвата шин” от УВВ. Если HOLD=1, значит, одно из УВВ требует обмена по прямому доступу к памяти.

HLDA - выходной сигнал “Подтверждение захвата шин”. Если HLDA=1, то микропроцессор отключился от системных шин и “отдал” их в распоряжение УВВ и памяти.

Сигналы синхронизации.

С1,С2 - входные сигналы от тактового генератора.

SYN - выходной сигнал “Синхронизация”. Если SYN=1, то на шину данных микропроцессор выставил восемь управляющих сигналов.

SR (RESET) - входной сигнал “Сброс”. Сигнал начальной установки микропроцессора. Если RESET=1 в течение 3 - 4 периодов тактовой частоты, то микропроцессор прекращает свою работу, обнуляет счетчик команд и бездействует. Как только RESET=0, микропроцессор начинает выполнять команду, записанную по адресу 0000Н.

Так как выходы микропроцессора могут быть нагружены только на один ТТЛ-вход, то для согласования шин микропроцессора с памятью и внешними устройствами необходимы шинные формирователи. В этой МПС в качестве шинного формирователя шины адреса используются буферные регистры КР580ИР82. Шина адреса имеет 16 разрядов, и так как этот регистр имеет 8 разрядов, для построения буфера потребуется две микросхемы. Одна микросхема формирует буфер для разрядов шины адреса А0 - А7, а другая - А8 - А15. Для записи в регистр информации необходимо подать логическую единицу на вход строба записи STB. Чтобы этот регистр постоянно передавал данные с выходной шины микропроцессора на внешнюю шину, на вход STB необходимо постоянно подавать высокий уровень. С этой целью вход STB подключается к +5В.

1.1.2 Системный контроллер

Системный контроллер реализуется на регистре КР580ИР82, микросхеме АП6 (шинный формирователь) и ИС малой степени интеграции.

Схема выполняет функцию системного контроллера и шинного формирователя, осуществляет формирование управляющих сигналов обращения к ОЗУ или к устройствам ввода/вывода (УВВ) и обеспечивает прием и передачу 8-разрядной информации между шиной данных микропроцессора и системной шиной.

Рисунок 1.3 - Реализация системного контроллера.

Формирование сигналов I/OW, MEMW в данной микросхеме происходит относительно сигнала STSTB “Строб состояния. Двунаправленный шинный формирователь осуществляет буферирование 8-разрядной шины данных и автоматический контроль направления передачи данных. Направление задаётся сигналом DIR, входом G включают/выключают шинный формирователь от линии (переводят его входы/выходы в Z состояние).

Микросхема КР580ИР82 представляет собой 8-разрядный буферный регистр, предназначенный для ввода и вывода информации со стробированием. Данная микросхема имеет восемь триггеров D-типа и восемь выходных буферов, имеющих на выходе состояние “Выключено”. Управление передачей информации осуществляется с помощью сигнала STB “Строб”.

Рисунок 1.4 - Структурная схема регистра КР580ИР82

Назначение выводов БИС КР580ИР82

DI0 - DI7- информационные входы. Подключаются к выходам микропроцессора D0 - D7.

DO0 - DO7 - информационные выходы. Подключаются к ИС малой степени интеграции.



Рисунок 1.5 - Условное графическое обозначение регистра КР580ИР82

OE - входной сигнал “Разрешение выхода”. Если OE=0, то информационные выходы переключаются в высокоимпедансное состояние.

STB - входной сигнал “Строб записи”. Если STB=1, то в регистр записываются данные с информационных входов D0 - D7.

1.1.3 Генератор синхроимпульсов КР580ГФ24

Работа микропроцессора синхронизируется двумя неперекрывающимися последовательностями сигналов С1 и С2. Эти сигналы формирует тактовый генератор КР580ГФ28. К выводам микросхемы X1 и X2 подключается кварцевый резонатор с частотой, в 9 раз более высокой, чем частота следования тактовых импульсов С1 и С2. На выводы С1 и С2 выдаются требуемые для работы микропроцессора высоковольтные последовательности тактовых импульсов. На специальный вывод подаётся последовательность тактовых импульсов С2 с уровнями, характерными для микросхем ТТЛ. С помощью сигнала SYNK на вывод STSTB передаются импульсы С1, соответствующие началу каждого второго периода циклов работы микропроцессора. Кроме того, предусмотрены вход и выход сигнала сброса, вход и выход сигнала готовности.



Рисунок 1.6 - Условное графическое обозначение БИС КР580ГФ24

Назначение выводов БИС КР580ГФ24

X1, X2 - подключается кварцевый резонатор.

С1, С2 - сформированные последовательности импульсов.

RDIN - входной сигнал “Готовность”

SYNC - входной сигнал “Строб управляющего слова”

RESIN - входной сигнал “Сброс”

С - последовательность импульсов С2 с ТТЛ-уровнями.

READY- выходной сигнал “Готовность”

RESET - выходной сигнал “Сброс”

STR - выходной сигнал “Строб записи слова состояния в регистр состояния”.

1.1.4 Формирователь сигнала сброса

Формирователь сигнала сброса служит для начальной установки МПС при включении питания или при нажатии кнопки КН1. Время заряда конденсатора через резистор определяет длительность формируемого импульса. Диод служит для быстрой разрядки конденсатора при кратковременном отключении питания.



Рисунок 1.7 - Формирование импульса сброса.

1.1.5 Схема обработки прерываний

Для осуществления прерываний в МПМ могут использоваться различные аппаратные средства, в частности в схеме, показанной на рис.1.8. Первый триггер служит для предотвращения "дребезга" контактов кнопки КН2, второй - для выдачи запроса на прерывание в микропроцессор. После поступления от микропроцессора подтверждения запроса на прерывание на шину данных микропроцессора подается код команды RST, соответствующей реализуемому уровню прерывания.

Рисунок 1.8 - Реализация схемы обработки прерываний.

1.2 Центральная шина

В центральную шину входят шина адреса, шина данных и шина управления.

Шина адреса -- 16-разрядная, направленная от микропроцессора, выполняет 2 функции: передачу адреса ячейки памяти при обращении к памяти, максимально возможный объём которой составляет 65536 байт и передачу адреса внешнего устройства при выполнении команд IN и OUT. В этом случае 8-разрядный УВВ появляется на выводах A0 - A7 и дублируется на выводах A8 - A15. Фактически для передачи адреса УВВ используется только 8разрядов, поэтому можно адресовать 256 различных внешних УВВ.

Шина данных -- 8-разрядная шина, выполняет 2 функции: передачу управляющего слова и обмен данными между регистрами микропроцессора и блоками МПС.

Шина управления состоит из 4 линий. По этим линиям передаются сигналы: MEMW -- запись в память, MEMR -- чтение памяти, RESET -- сброс или начальная установка, CLK -- последовательность импульсов, снимаемая с выхода С1тактового генератора. Сигналы MEMW и MEMR указывают также на чтение или запись регистров периферийных БИС.

1.3 Программируемый интервальный таймер

Программируемый интервальный таймер (ПИТ) БИС КР580ВИ53 предназначен для организации работы МПС в режиме реального времени:

· для формирования сигналов, с различными и временными и частотными характеристиками;

· для формирования стробирующих сигналов;

· для управления работой различных управляющих устройств.

ПИТ содержит три 16-разрядных счетчика, каждый из которых может работать в одном из шести режимов:

Рисунок 1.9 - Интерфейс программируемого таймера.

Рисунок 1.10 - Формат управляющего слова таймера.

0 - программируемая задержка;

1 - программируемый одновибратор;

2 - программируемый делитель частоты;

3 - генератор меандра;

4 - строб с программным запуском;

5 - строб с аппаратным запуском.

Рисунок 1.11 - Условное графическое обозначение КР580ВИ53

Назначение выводов БИС КР580ВИ53.

C0 - C2 - входы тактовых сигналов. Подключены к выходу С1 тактового генератора.

СE0 - СE2 - входы разрешения или запуска счёта. Если CE=1, то счёт разрешён. Эти входы подключены к +5В.

А0 - А1- адресация регистров БИС. Подключены к младшим разрядам шины адреса.

CS - выбор БИС.

RD - чтение регистров. Подключен к сигналу MEMR шины управления.

WR- запись в регистры. Подключен к сигналу MEMW шины управления.

D0 - D7 - информационные входы/выходы. Подключаются к шине данных. OUT0 - OUT2 - выходы таймера. На них появляются сигналы, формируемые таймером.

1.4 Программируемый параллельный интерфейс

БИС КР580ВВ55 -- программируемый параллельный интерфейс. Он предназначен для осуществления обмена информацией в параллельном коде между микропроцессором и различными УВВ. Эта БИС может работать в трёх режимах:

1. Синхронная программно-управляемая передача данных в параллельном коде через 3 независимых 8-разрядных канала А, В, С. Допускается разбиение канала С на 2 4-разрядных канала С1 и С2.

2. Асинхронный ввод-вывод через два независимых 8-разрядных канала А и В. Выводы канала С используются для приема и выдачи сигналов управления или квитирования.

Рис. 1.12 Интерфейс ППА.



Рис. 1.13 Формат управляющего слова ППА.

3. Асинхронный ввод-вывод только через 8-разрядный канал А. Для приема и выдачи сигналов управления используются выводы канала С, канал В может работать в режиме 0, либо в режиме 1.

Рис. 1.14 Условное графическое обозначение КР580ВВ55

Назначение выводов БИС КР580ВВ55

D0 - D7 - двунаправленная шина, по которой происходит обмен между регистрами БИС и внешней шиной данных. Подключаются к шине данных.

WR - запись в регистры. Подключается к сигналу MEMW шины управления.

RD - чтение регистров. Подключается к сигналу MEMR шины управления.

CS - выбор БИС.

RESET - сброс. По этому сигналу в регистре управляющего слова устанавливается слово, при котором все каналы работают в режиме 0. Подключается к сигналу RESET шины управления.

A0 - A1 - адресация регистров БИС. Подключены к младшим разрядам шины адреса.

BA0 - BA7 - выводы канала А.

ВВ0 - ВВ7 - выводы канала В.

ВС0 - ВС7 - выводы канала С.

1.5 Память МПС

Память МПС требуемая для размещения программ (ПЗУ) и переменных (ОЗУ) реализуется на ИС К573РФ2 и КМ132РУ5. Разрядность памяти соответствует разрядности микропроцессора и равна байту. Сигналы управления памятью ( - выбор кристалла и - разрешение записи) формируются на основе системных управляющих сигналов, вырабатываемых системным контроллером.

ИС К573РФ2 - перепрограммируемое ПЗУ с УФ-стиранием информации, с длительным временем хранения информации при включенном и отключенном питании (при включенном 25000; при отключенном 100000 часов), не менее 100 циклов перезаписи. Информационная емкость 2К 8-разрядных слов (16 Кбит).

Назначение выводов К573РФ2

A0 - A11 - адресные входы DO0 - DO7 - информационные выходы CS - выбор микросхемы

Назначение выводов БИС КМ132РУ5

A0 - A11 - адресные входы DI/DO - информационные вход/выход CS - выбор микросхемы WR/RD - входной сигнал “Запись/чтение”. Если WR/RD=1, то чтение, если WR/RD=0, то запись.

Рис.1.15 Пример организации постоянной памяти.

Рис.1.16 Пример организации оперативной памяти.

2. Синтез и описание электрических функциональной и принципиальной схем

2.1 Описание принципиальной схемы

Обобщенная структура МПС представлена на рис.2. Информация об объекте поступает в МПС по 8-разрядной шине x. МПС воздействует на объект по 4-разрядной шине y1, линиям y2 и y3. Для управления работой и отображения информации об объекте в составе МПС имеется пульт управления (ПУ). ПУ содержит:

· линейку из четырех светодиодов, индицирующих значение полубайтовой величины;

· восемь тумблеров, определяющих значение константы к, используемой при реализации алгоритма работы МПС;

· кнопку КН1 "Сброс", осуществляющую начальную установку и запуск МПС;

· кнопки КН2 и КН3, обеспечивающие управление выдачей сигналов y2 и y3.

Выходные воздействия y1, y2, y3 и показания индикатора вырабатываются МПС после программного вычисления результатов соответствующих функций от переменных x и к, где x - значение байта, принятого по входной 8-разрядной шине x; к - константа, установленная тумблерами на ПУ.

Управляющее воздействие y1, состоящее из четырех двоичных сигналов, вычисляется МПС программно на основе функции max(x, k)*(x v k). Шина y1 принимает значение младшей тетрады полученного байтового результата вычисления функции.

На выходе y2 вырабатывается прямоугольный сигнал со скважностью 2. Период выходного сигнала в микросекундах вычисляется программно с помощью функции 2*max(x,k). Переключение с текущего значения частоты сигнала y2 на очередное значение, полученное после изменения параметров, определяющих эту частоту, происходит только при нажатии кнопки КН2, а также сбросе системы при включении питания или кнопки КН1 "Сброс". В остальных случаях изменение состояния входной шины x и положения тумблеров на ПУ не влияет на частоту сигнала y2.

Рис. 2 Обобщенная схема МПС

При старте МПС (включение питания или нажатие КН1 "Сброс") сигнала y3 принимает нулевое значение. Спустя заданное время y3 переходит в единичное состояние и находится в нем до следующего старта системы. Время нахождения сигнала y3 в нулевом состоянии, выраженное в миллисекундах, вычисляется программно по формуле 2*max(x,k). Длительность сигнала y3=0 может быть произвольно увеличена на промежуток времени, в течение которого нажата кнопка КН3. После отпускания кнопки КН3 отсчет заданного времени продолжается.

Светодиодный индикатор отображает значение старшей тетрады байтового результата вычисления функции max(x A k, 8) + x.

2.2 Описание электрической функциональной схемы

При включении микропроцессорной системы, происходит начальная установка микропроцессора, в течение 3-4 тактов. После чего начинает выполняться моделирующая программа. Во время выполнения программы, процессор можно сбросить в исходное состояние, путем включения кнопочного переключателя SA1. Выполнение программы также можно прервать с помощью кнопочного переключателя SA2, после нажатия которого происходит выполнение прерывающей программы.

Схема прерывания организована на регистре КР580ИР82, на который подается управляющий сигнал с системного контроллера. Код прерывания подается на адресные входы регистра в следующем виде:

Таблица 1

D7	D6	D5	D4	D3	D2	D1	D0
1	1	Код прерывания	1	1	1

Обмен информации производится, в соответствии с заданием, по общей шине.

Для синхронизации работы узлов используется генератор тактовых импульсов. Генератор формирует сигналы С1 и С2 с частотой 2МГц.

Для управления работой МПС системный контроллер вырабатывает управляющие сигналы: MEMR, MEMW, IOR, IOW. С помощью сигналов MEMR и MEMW организуется обращение к запоминающим устройствам: ПЗУ и ОЗУ, а с помощью сигналов IOR и IOW - к устройствам ввода-вывода.

ПЗУ в данной работе организовано на одной микросхеме К573РФ2. Для организации ОЗУ используются восемь микросхем К132РУ5.

Для ввода-вывода информации используется параллельно-периферийный адаптер (ППА) КР580ВВ55.

Программирование режима работы ППА производится следующим образом: управляющее слово ППА (10010010) записывается в регистр, тем самым осуществляя установку ППА в режим ввода по А и В, а также вывода по С.

Для выбора одного из каналов ППА используются адресные входы АО и А1, а выбор самого устройства осуществляется посредством сигнала, поступающего на вход CS.

Для обращения к ППА, как к устройству ввода-вывода, входы WR и RD подключаются к выходам IOR и IOW системного контроллера.

Для организации временных интервалов при работе МПС используется интегральный таймер КР580ВИ53. Процесс формирования временных интервалов в каждом канале инициализируется внешними сигналами, подаваемыми на вход разрешения работы.

Работа схемы тактируется сигналами внешнего генератора с частотой 2МГц. Входы АО, А1 используются для активизации одного из каналов или регистра управления.

Режим работы микросхемы КР580ВИ53 задается при начальной установке. Каналы схемы полностью не зависят друг от друга, и каждый может иметь свой режим работы. Интервальный таймер программируется таким образом, что СЧО работает как делитель входной частоты на 1000. Это необходимо для того, чтобы получить миллисекундный диапазон для выдачи уЗ. СЧ1 работает в режиме 0, т.е. в режиме программируемой задержки, время задержки равно уЗ, время задержки можно увеличить кнопкой КНЗ. СЧ2 работает в режиме 3, т.е. как генератор прямоугольных импульсов, длительность периода равна у2.

3. Блок-схемы заданных алгоритмов, их описание и программы реализации на ассемблере

МПС реализует алгоритм, представленный на рис.3.2 Запуск МПС осуществляется при включении питания или после нажатия КН1. Зацикливание вычислений позволяет МПС непрерывно отслеживать состояние входной шины x и тумблеров, мгновенно изменяя вслед за ними выходное воздействие y1 и показание индикатора.

Изменение частоты выходного сигнала y2 происходит при нажатии кнопки КН2, вызывающем прерывание основных циклических вычислений и переключение на подпрограмму (рис.3.1). После ее исполнения выполнение основной программы продолжается. Прерывание организуется посредством выдачи на шину данных микропроцессора кода команды RST. Номер используемой команды: RST2.

Рис.3.1 - Программа, реализующая прерывание.



Рис.3.2 - Алгоритм функционирования МПС.

Программа на языке ассемблера является пошаговой логической реализацией алгоритма. При написании программы использованы адреса только реально имеющихся ячеек. После начальной установки начинается выполнение программы по заданному алгоритму. Вначале в указатель стека загружается адрес вершины стека, затем происходит переход на основную программу. Программируется ППА и вводятся значения x и k, после чего разрешаются прерывания. Затем производятся вычисления значения y3, осуществляется программирование СЧО и СЧ1 интервального таймера и в СЧ1 загружается y3. После этого выполняется прерывание RST2 (для этого в эмуляторе процессора надо запустить программу на выполнение F6, а прерывание вызывать по F7, далее ввести номер прерывания), это прерывание вычисляет значение y2, который заносится в СЧ2 интервального таймера. После возвращения в основную программу, происходит вычисление y1 и y4 светодиодной индикации. Полученный байт выводится через порт С. После вывода байта происходит прием операндов: x через порт А, k через порт В, программа возвращается на вычисление y1 и y4. y2 вычисляется с новыми значениями x и k, только после принудительного прерывания. y3 вычисляется один раз.

4. Карта распределения адресного пространства памяти

Память - один из основных элементов устройства. Она организована как множество ячеек, в которых может храниться информация. Совокупность всех ячеек памяти, к которым может обратиться МП, составляет адресное пространство памяти. Информационная емкость одной ячейки составляет 8 бит или 1 байт. Наибольший объем памяти, который может быть использован в устройстве, определяется объемом адресного пространства.

65535	Нет памяти	FFFFh
36864		9000h
36863	Stack	8FFFh
32768		8000h
32767	Нет памяти	7FFFh
2048		0800h
2047	Свободная память	07FFh
325		0145h
324	Основная программа	0144h
64		0040h
63	RST7	003Fh
56		0038h
55	RST6	0037h
48		0030h
47	RST5	002Fh
40		0028h
39	RST4	0027h
32		0020h
31	RST3	001Fh
24		0018h
23	RST2	0017h
16		0010h
15	RST1	000Fh
8		0000h
7	RST0	0007h
0		0000h

Рис.4.1 Карта распределения адресного пространства памяти

ПЗУ находится в области памяти с 0000h по 0800h. По адресу 0000h в ПЗУ размещена 1 команда JMP START. Область ПЗУ имеет небольшое количество ячеек для обслуживания прерываний. В данном курсовом проекте обрабатывается прерывание RST2, и имеющее начальный адрес 0010h, в котором записана команда вызова подпрограммы PRER. В ПЗУ также находится основная программа с начальным адресом 0040h. Для кратковременного запоминания промежуточных результатов выделяется область ОЗУ. ОЗУ находится в области с 8000h по 9000h. Для упрощения решения задач, возникающих при работе с подпрограммами очень удобна стековая память. В качестве стека обычно используется часть адресной памяти ОЗУ, что позволяет менять емкость стека и экономить аппаратуру. Стек по желанию программиста может быть размещен в любом месте ОЗУ. При этом в указатель стека заносится адрес последней занятой ячейки стека.

Рис. 4.2 Карта распределения адресного пространства памяти УВВ

5. Оценка емкости ПЗУ и ОЗУ

Команды и данные необходимо хранить и выбирать по мере необходимости в процессе работы ЭВМ. Для этой цели применяют запоминающие устройства (ЗУ). Их можно разделить на два типа: ОЗУ и ПЗУ. ПЗУ используется для хранения команд и констант. Запись в ПЗУ сложна и занимает много времени, поэтому этот тип памяти применяется в тех случаях, когда не требуется изменять записанную однажды информацию. В данном курсовом проекте используется ПЗУ К573РФ2 (2048 слова*8 разрядов), а так как программа, реализующая алгоритм работы МПС занимает 325 байтов, то используется одна микросхема данного типа.

ОЗУ используется для хранения данных, изменяющихся в процессе работы системы. Блок ОЗУ построен на основе 8 микросхем К132РУ5 (4096 слов*1 разряд).

6. Оценка потребления тока

Таблица 6 Потребление тока

Тип микросхемы	Количество (шт)	+5В (мА)	+12В (мА)	-5В (мА)
КР580ВМ80А	1	70	50	1
КР580ГФ24	1	115	12
КР580ВИ53	1	85
КР580ВВ55	1	120
К1533АП6	2	160
КР580ИР82	4	160
К132РУ5	8	180
К573РФ2	1	80

Таким образом, по данным таблицы ток потребления составляет:

От источника +5В: 2870 мА

от источника -5В: 1 мА

от источника +12В: 62 мА.

Заключение

В процессе выполнения курсового проекта, была спроектирована схема микропроцессорной системы управления некоторым объектом. В пояснительной записке представлен подробный синтез структурной и принципиальной схемы.

Составлен алгоритм работы МПС, разработана программа обеспечивающая выполнение заданного алгоритма, также была распределена область памяти под ОЗУ и ПЗУ. Проведена организация оперативной и постоянной памяти.

Был произведен расчет потребления тока от источника питания. Был оформлен чертеж микропроцессорной системы в виде электрической принципиальной схемы.

Данный проект может быть использован для создания микроконтроллера автоматизированного управления удаленным объектом.

Список используемой литературы

1 Лебедев О.Н. Применение микросхем памяти в электронных устройствах: Справ. Пособие. - М.Радио и связь, 1994.-216с

2 Справочник Большие интегральные схемы ЗУ/ под редакцией Гордонова А.Ю., Дьяконова Ю.Н.

3 Справочник Полупроводниковые БИС ЗУ/ под редакцией Гордонова А.Ю., Дьяконова Ю.Н.Учебный микропроцессорный комплект: Техническое описание и руководство оператора.

4 Каган Б.М. Электронные вычислительные машины и системы: Учеб. пособие для вузов.- 3-е изд., перераб. и доп.- М.: Энергоатомиздат1991.- 592с.

5 Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения: Справочник.- 2-е изд. перераб. и доп.- М.: Радио и связь, 1990.- 512с.

Размещено на Allbest.ru