Проектирование защищенной микропроцессорной системы
Разработка структурной, функциональной, принципиальной электрической схемы микропроцессорной системы и программного обеспечения. Построение обобщенного алгоритма функционирования. Выбор микропроцессора и вспомогательных интерфейсов, алгоритма шифрования.
| Рубрика | Программирование, компьютеры и кибернетика |
| Вид | курсовая работа |
| Язык | русский |
| Дата добавления | 24.08.2014 |
| Размер файла | 638,1 K |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://www.allbest.ru/
Министерство образования и науки Украины
Днепропетровский национальный университет железнодорожного транспорта им. ак. Лазаряна
Кафедра «ЭВМ»
Курсовой проект
По Дисциплине «Проектирование микропроцессорных систем»
Выполнил:
студент 946 гр.
Дон В.В.
Проверил:
Доц. каф. ЭВМ
Хмарский Ю.И.
Днепропетровск
2014
Завдання
схема микропроцессорная система шифрование
на курсовий проект з дисципліни
«Проектування захищених мікропроцесорних систем»
Студент _________________________
Група ______________
Початкові дані
Мікропроцесорна система приймає дані (1 байт) з каналу введення (тип каналу вказаний в таблиці), зашифровує їх та видає зашифровану інформацію (1 байт) в канал виведення (тип каналу вказаний в таблиці). В якості ключа для шифрування використовується один з 8 байтів, що отримується від GPS-приймача. Тип каналу прийому даних від GPS вказано в таблиці. Номер байту обирається згідно сигналу від одного з 8 двійкових датчиків. Одночасно може спрацювати лише один датчик. Його номер відповідає номеру байту від GPS-приймача, що використовується для шифрування вхідних даних. Новий код від GPS вступає в силу через час T (обирається згідно варіанту завдання) після надходження номеру датчика (байта). При цьому номер датчика, що спрацював, виводиться на семисегментний індикатор. Вважається, що надходження вхідних даних та ключа для шифрування синхронізовано з пристроєм, що отримує інформацію.
Всі вхідні та вихідні дискретні сигнали мають рівень ТТЛ, аналогові - 0 ч 5 В.
Частота всіх послідовних каналів у мікропроцесорній системі однакова (задана в таблиці)
Зміст проекту
1. Розробка структурної схеми мікропроцесорної системи
2. Побудова загального алгоритму функціонування системи
3. Вибір мікропроцесору та допоміжних інтерфейсних ВІС. Розподіл пристроїв
4. Вибір алгоритму шифрування та його опис.
5. Розробка функціональної схеми системи
5.1 Розробка центрального процесорного елемента (ЦПЕ) системи
5.2 Розробка інтерфейсів
5.2.1 Розробка інтерфейсів паралельного вводу\виводу
5.2.2 Розробка інтерфейсів послідовного вводу\виводу
5.3 Розробка системи генерації сигналів та часових затримок
5.4 Розробка системи переривань
6. Розробка принципової електричної схеми
7. Розробка програмного забезпечення системи
7.1 Розробка блок-схем алгоритмів програм
7.2 Розробка та асемблювання програм
Вимоги до виконання та оформлення
Курсовий проект оформлюється у вигляді пояснювальної записки, яка містить усі вищевказані розділи, та креслення. Перелік обов'язкових креслень:
с Структурна схема системи
с Блок - схема загального алгоритму функціонування
с Функціональна схема системи
с Принципова електрична схема системи
с Блок - схеми програми
Креслення схем повинно виконуватися згідно з існуючими стандартами. Креслення функціональних схем можна розташовувати по фрагментах в пояснювальній записці при опису проектування відповідних розділів (4.1 - 4.4).
Пояснювальна записка повинна містити повний опис виконання всіх пунктів змісту проекту, з описом усіх дій з налагодження внутрішніх регістрів мікроконтролера та ВІС.
Текст програми у пояснювальній записці повинен бути представлений у вигляді лістингу після асемблювання.
Варіант завдання № 4
|
Канал прийому інформації |
Параллельный синхронный |
|
|
Канал видачі зашифрованої інформації |
Параллельный асинхронный |
|
|
Канал прийому даних від GPS-приймача |
Последовательный асинхронный |
|
|
Канал видачі номеру датчика на індикацію |
8 |
|
|
Швидкість послідовних каналів, біт/с |
1200 |
|
|
Затримка при видачі інформації, мс |
35 |
Дата видачі завдання: _____________
Завдання видав: ___________________ (підпис викладача)
Завдання прийняв: ___________________ (підпис студента)
Содержание
1. Разработка структурной схемы микропроцессорной системы
2. Построение обобщенного алгоритма функционирования системы
3. Выбор микропроцессора и вспомогательных интерфейсов. Распределение устройств
4. Выбор алгоритма шифрования и его описание
5. Разработка функциональной схемы системы
5.1 Разработка центрального процессорного элемента
5.2 Разработка интерфейсов
5.2.1 Разработка интерфейсов параллельного ввода / вывода
5.2.2 Разработка интерфейсов последовательного ввода / вывода
5.3 Разработка системы генерации сигналов и задержек
5.4 Разработка системы прерываний
6. Разработка принципиальной электрической схемы
7. Разработка программного обеспечения
7.1 Разработка блок-схем алгоритмов программ
7.2 Разработка и ассемблирования программы
Список литературы
1. Разработка структурной схемы микропроцессорной системы
Структурная схема микропроцессорной системы.
Обозначения на схеме:
ЦПЭ - центральный процессорный элемент.
УВВ - устройство ввода/вывода
ИРПР - интерфейс радиальный параллельный
ИРПС - интерфейс радиальный последовательный
КП - контроллер прерываний.
ОЗУ - оперативное запоминающее устройство.
ПЗУ - постоянное запоминающее устройство.
Датчик1 - датчик8 - датчики.
G - генератор частоты.
ИРПР обеспечивает обмен параллельной информацией между внешним устройством и микропроцессором. Аналогичную функцию выполняет ИРПС с последовательной информацией. Генератор необходим для организации частоты для микропроцессора. Все асинхронные, а также все последовательные каналы требуют наличия прерываний.
Для прерываний от датчиков и каналов приема информации от GPS и вывода необходим контроллер прерываний.
2. Построение обобщенного алгоритма функционирования системы
Фоновая программа работает постоянно и обеспечивает следующие действия:
- шифрование над всеми входящими данными;
- подготовка данных к отправке.
Алгоритм работы фоновой программы и алгоритм всех необходимых обработчиков прерываний, представлен на рисунке 2.1
Рисунок 2.1 Алгоритм фоновой программы и прерываний
3. Выбор микропроцессора и вспомогательных интерфейсов. Распределение устройств
В качестве микропроцессора была выбрана микросхема AT89C51. Это микроконтроллер, включающий в себя:
? флеш-память для программ емкостью 4 Кб;
? ОЗУ данных емкостью 128 байт;
? имеются регистровые пары с символическими именами ТНО, TLO и THI, TLI, на основе которых функционируют два независимых программно-управляемых 16-битных таймера/счетчика событий;
? программируемые схемы ввода/вывода (32 линии);
? блок двухуровневого векторного прерывания от пяти источников;
? асинхронный канал дуплексного последовательного ввода/вывода информации со скоростью до 375 Кбит/с;
? генератор;
? схему синхронизации и управления.
Как видно из выше перечисленного списка элементов, некоторые функции системы можно реализовать внутри контроллера:
? устройство ввода с GPS УВВ1 - вход RxD внутреннего УАПП;
? ОЗУ и ПЗУ.
В качестве дополнительных схем необходимы:
? регистр КР580ИР82 для фиксации адреса и реализации канала индексации;
? дешифратор для формирования управляющих сигналов CS - К555ИД7;
? параллельный программируемый адаптер К580ВВ55 для реализации вывода зашифрованной информации;
? контроллер прерываний КР580ВН59А.
4. Выбор алгоритмы шифрования и его описание
Для шифрования и расшифрования использовались операции сложения по модулю 2, инвертирования и циклического сдвига. Обобщенный алгоритм приведен на рисунке 4.1.
Рисунок 4.1 Обобщенный алгоритм шифрования
5. Разработка функциональной схемы системы
Функциональная схема системы приведена в ПРИЛОЖЕНИИ Б. Функциональная схема является промежуточным звеном между структурной схемой и принципиальной. На ней присутствуют все необходимые для реализации системы компоненты и сигналы.
5.1 Разработка центрального процессорного элемента
ЦПЭ на функциональной схеме обозначен как i8051. Функциональная схема ЦПЕ представлена на рисунке 5.1.
Рисунок 5.1 центральный микропроцессорный элемент с индикатором.
Функциональная схема ЦПЕ состоит из: микроконтроллера I8051, регистр для формирования шины адреса, дешифратор для формирования сигналов CS3, CS4, а также индикатор для вывода номера от датчиков прерываний. В системе намеренно не используется дешифратор для преобразования двоичного кода в семи сегментный код, постольку это лишнее оборудование, и таблицу преобразования можно задать непосредственно в микропроцессоре.
Порт Р0 используется для вывода данных на ШД, а также для вывода адреса в начале цикла.
МКП с архитектурой 8051 выставляет на внутреннюю ША/ШД адрес и вырабатывает сигнал ALE - сигнал стробирования, по которому этот адрес переписывается в буферный регистр адреса, вместе с тем сигнал ALE не даёт в этот момент выработать дешифратору адреса сигнал CS. После снятия сигнала ALE на ША появляется устойчивый адрес и МКП выставляет на внутреннюю ША / ШД данные вместе с выработкой сигнала WR или RD, в это же время дешифратор адреса вырабатывает нужный сигнал CS. Таким образом, происходит обмен данными ЦПЭ с внешними устройствами. Какой сигнал CS отвечает, за какое устройство представлено в таблице 5.1.
Таблица 5.1
|
Сигнал CS |
Устройство |
|
|
CS3 |
Параллельный периферийный адаптер |
|
|
CS4 |
Контролер прерываний |
Из этой таблицы следует, что адресное пространство внешних устройств будет зависеть от сигнала CS, который поступает на них. Адресное пространство устройств представлено в таблице 5.2
Таблица 5.2
|
ППА |
КП |
|||
|
30 |
управляющие слова |
40 |
icw1 ocw2 ocw3 |
|
|
31 |
порт А |
41 |
icw2 icw 3 ocw1 |
|
|
32 |
порт В |
|||
|
33 |
Порт С |
Инверсные сигналы WR и RD предназначены для разрешения записи или чтения информации с внешних устройств и входят в шину управления вместе с сигналами CS.
Сигналы INT1 и INT0 - сигналы прерываний. Сигнал INT0 возникает во время прерывания во внешнем контроллере прерываний, а сигнал INT1 - во время прерывания от ППА.
Для выполнения заданных функций внутренние элементы микропроцессора необходимо настроить. Инициализация заключается в записи в соответствующий регистр значения для задания необходимых настроек.
Регистр SCON - регистр управления режимом работы внутреннего УАПП. На рисунке 5.2 представлена настройка регистра SCON
Рисунок 5.2 настройка регистра SCON.
В данном случае частота приемо-передачи задается таймером Т/С1.
Регистр PCON - регистр управления мощностью. При стандартной настройке мощности туда нужно занести 00h. Структура регистра PCON представлена на рисунке 5.3
Рисунок 5.3 структура регистра PCON
SMOD - бит управления скоростью передачи УАПП, при SMOD = 1 скорость передачи вдвое больше, чем при SMOD = 0; GF1,GF2 - флаги общего назначения, устанавливаемые пользователем; PD - установка бита переводит ОМК в режим холостого хода.
Регистр IE - регистр масок прерываний. IE = 1Fh. Данный регистр используется для разрешения / запрета прерываний, его структура представлена на рисунке 5.4.
Рисунок 5.4 структура регистра IE
Из выше сказанного следует, что часть программы инициализации на ЦПЕ будет выглядеть таким образом
|
ORG 0030h; |
объявляем таблицу |
|
|
DB 3F; |
0 |
|
|
DB 06; |
1 |
|
|
DB 5B; |
2 |
|
|
DB 4F; |
3 |
|
|
DB 66; |
4 |
|
|
DB 6D; |
5 |
|
|
DB 7D; |
6 |
|
|
DB 07; |
7 |
|
|
CLR EA; |
запрет прерываний |
|
|
mov PCON,#00h |
Настройка мощности |
|
|
mov TMOD,#21h |
генератор / таймер +1 |
|
|
mov TH1, #E8h |
Частота 1200 Гц |
|
|
mov TL1, #E8h |
||
|
mov TH1, #44h |
Задержка 35 мс |
|
|
mov TL1, #5Сh |
||
|
mov TCON, #45h |
настройка таймеров |
|
|
mov SCON, #0D0h |
настройка UART |
|
|
mov IP, #04h |
биты приоритета |
|
|
mov IE, #9Ch |
разрешение всех прерываний |
5.2 Разработка интерфейсов
5.2.1 Разработка интерфейсов параллельного ввода/вывода
Параллельный асинхронный вывод зашифрованной информации реализован на ППА - параллельном программируемом адаптере. Он соединяет устройство ввода с микроконтроллером. Связь ППА с МКП осуществляется через ШД, ША (А0,А1), ШУ(CS,WR,RD). Реализация обмена данными между ППА и устройством ввода возможна благодаря подключению к порту А ППА и отдельного подключения разрядам порта С параллельного периферийного адаптера а сигналов OBF, ACK, а также сигнала прерывания INTRA, этот сигнал поступает в ножку Int0. Подключение параллельного периферийного адаптера представлено на рисунке 5.5
Рисунок 5.5 Подключение параллельного периферийного адаптера к шинам.
Для настройки параллельного периферийного адаптера необходимо настроить регистр управляющего слова (РУС) и регистр управления порта С. Постольку в данном курсовом проекте порт С не используется, тогда задание этого регистра не является необходимым. Адресное пространство параллельного периферийного адаптера представлено в таблице 5.3
Таблица 5.3
|
А1 |
А0 |
порт |
адрес |
|
|
0 |
0 |
PA |
10 |
|
|
0 |
1 |
PB |
11 |
|
|
1 |
0 |
PC |
12 |
|
|
1 |
1 |
РУС |
13 |
Следовательно, адрес занесения регистра управляющего слова будет 33h, постольку CS поступаешь на ППА равен 3. Настройка регистра управляющего слова представлена на рисунке 5.6
Рисунок 5.6 настройка регистра управляющего слова в параллельном периферийном адаптере.
Тогда на основе выше сказанного часть программы инициализации будет выглядеть следующим образом
|
MOV R0,#33h |
Адрес РУС |
|
|
MOV A, #0D0h |
в А Записываем управляющие слово |
|
|
MOV @R0, A; |
запись упр. Слова |
|
|
MOV A, #00h; |
Очистка А |
|
|
SETB EA |
Разрешение прерываний |
5.2.2 Разработка интерфейсов последовательного ввода / вывода
Последовательный асинхронный ввод с GPS был реализован на микропроцессоре, а именно его входе RxD.
5.3 Разработка системы генерации сигналов и задержек
Внутренний таймер 1 микроконтроллера служит для генерации частоты приема/передачи внутреннего УАПП. Частота согласно заданию составляет 1200 Гц. Константа, загружаемая в TL1, TH1, равна E8h.
Внутренний таймер 0 микроконтроллера служит для генерации задержки для реализации частоты смены ключа шифрования. Необходимая задержка равна 35 мс. Для этого нужно в TH0 загрузить значение 44h, в TL0 - значение 5Ch.
Приняты такие значения согласно формуле 1.
(Tз / 2)*1000=ф(мкс) (1)
Подставим значения, в формулу 1 получим.
(35/2)*2=17,5мс, 17,5*1000=17500 мкс = 445Сh
Также необходимо настроить регистр TCON - регистр управления статусом таймеров/счетчиков и прерываний, настройка регистра представлена на рисунке 5.7.
Рисунок 5.7 настройка регистра 5.7.
TCON = 55h
что говорит о том, что прерывания INT1 и INT0 будут срабатывать по срезу.
Для настройки режимов таймеров используется регистр TMOD, структура регистра представлена на рисунке 5.8
Рисунок 5.8 структура регистра TMOD
Из рисунка следует, что таймер/счетчик 1 настроен в режим генератора и задет частота для системы, а таймер / счетчик 0 используется для генерации задержек.
5.4 Разработка системы прерываний
Контроллер прерываний воспринимает запросы на прерывание от двоичных датчиков. Сигнал прерывания INT0(от контролера прерываний) поступает к микроконтроллеру через инверсию. Схема подключения контролера прерываний представлена на рисунке 5.9
Рисунок 5.9 схема подключения контролера прерываний
Для настройки контролера прерываний используются управляющие слова, представленные на рисунках 5.10 - 5.14
Рисунок 5.10 настройка ICW-1
Рисунок 5.11 настройка ICW-2, равен 0, постольку байт адреса вектора прерываний - не используется.
Рисунок 5.12 настройка OCW-1, равен 0, постольку маски не используются
Рисунок 5.13 настройка OCW-2, равен 0, постольку приоритеты не используются
Рисунок 5.14 настройка OCW-3
КП инициализируется в следующем порядке:
ICW1 ICW2 OCW1 OCW2 OCW3
Следовательно, фрагмент программы инициализации контролера прерываний будет выглядеть следующим образом
|
CLR EA; |
запрет прерываний |
||
|
MOV R0, #40h; |
запись адреса ICW1 |
||
|
MOV A, #16H; |
загрузка в А ICW1 |
||
|
MOVX @R0, A; |
выдача в КП ICW1 |
||
|
MOV R0, #41h; |
запись адреса ICW2, OCW1 |
||
|
MOV A, #00h; |
Загрузка в А значений ICW2, OCW1 |
||
|
MOVX @R0, A; |
выдача в КП ICW2 |
||
|
MOVX @R0, A; |
выдача в КП OCW1 |
||
|
MOV R0, #40h; |
перевод Кп в режим опроса |
||
|
MOVX @R0, A; |
- |
||
|
MOV A, #08H; |
- |
||
|
MOVX @R0, A; |
Чтение № прерываний |
||
|
STB EA |
разрешение прерываний |
6. Разработка принципиальной электрической схемы
Принципиальная схема микропроцессорной системы представлена в приложении В.
В состав схемы входят микроконтроллер, фиксатор адреса, дешифратор адреса, параллельный программируемый адаптер, контроллер прерываний, а также семи сегментный индикатор.
В качестве микроконтроллера была выбрана микросхема АТ89С51. К его выводам порта Р0 подключена шина данных (8 бит), что подается на фиксатор адреса КР580ИР82, КП, ППА. К выводу RxD подключен ввод информации с GPS. Выводы синхронизации XTAL1 и XTAL2 подключены к кварцевому резонатору. Выводы #WR и #RD формируют шину управления подключенными устройствами. К выводу INT1 через инвертор К155ЛН1 подключен вывод РС3 из ППА, образующий сигнал прерывания. К выводу INT0 через инвертор К155ЛН1 подключен вывод INT в КП.
Фиксатор адреса реализован на регистре КР580ИР82, устройство постоянно активно что реализуется эквивалентом логической единицы на входе ОЕ в фиксаторе адреса. А вывод стробирования STB подключен к выводу ALE микроконтроллера. В таком случае запись в регистр производится по сигналу STB. Выходные сигналы фиксатора представляют собой шину адреса (А0..А7).
Дешифратор адреса, предназначен для генерации сигналов выбора схем #CS3, #CS4 и реализован на микросхеме К555ИД7. К его входам подключены разряды А7..А5 шины адреса.
Параллельный асинхронный вывод информации реализован на ППА К580ВВ55. К его входам D0..D7 подключена шина данных. Порт РА осуществляет прием и отправку асинхронной информации на устройство вывода.
Контроллер прерываний реализован на схеме КП580ВН59, предназначен для информирования микроконтроллера о прерываниях от датчиков.
Разъем Х1 предназначен для соединения микропроцессорной системы с внешними устройствами ввода/вывода, датчиками и источниками питания, данный разъем реализован на соединителе типа СНП-59.
7. Разработка программного обеспечения
7.1 Разработка блок-схем алгоритмов программ
На рисунках 7.1 - 7.3 данной главы представлены блок-схемы алгоритмов: фоновой программы, прерываний от ППА, прерываний от КП.
R2 - номер нужного байта с GPS;
R3 - номер последнего сработавшего датчика;
R4 - данные для отправки;
R5 - входные данные.
Рисунок 7.1 алгоритм фоновой программы
Рисунок 7.2 Алгоритм программы обработки прерываний от ППА
Рисунок 7.3 Алгоритм программы обработки прерываний от КП
7.2 Разработка и ассемблирования программы
MCS51 PAGE 1
1 $mod51
0000 2 ORG 0000h
0000 020040 3 ljmp _INIT; переход на инициализацию mcs51
0003 4 ORG 0003h;
0003 020099 5 LJMP _INT0; переход на обработчик прерывания от INT0
000B 6 ORG 000Bh;
000B 0200E5 7 LJMP _T0; переход на обработчик прерывания от Tаймер0
0013 8 ORG 0013h;
0013 020088 9 LJMP _INT1; переход на обработчик прерывания от INT1
0023 10 ORG 0023h;
0023 0200B7 11 LJMP _UART;
12
0030 13 ORG 0030h;
0030 7F 14 DB 7Fh;
0031 06 15 DB 06h;
0032 5B 16 DB 5Bh;
0033 4F 17 DB 4Fh;
0034 66 18 DB 66h;
0035 6D 19 DB 6Dh;
0036 7D 20 DB 7Dh;
0037 07 21 DB 07h;
22
0040 23 ORG 0040h;
0040 C2AF 24 _INIT: CLR EA;
0042 758700 25 mov PCON,#00h
0045 758921 26 mov TMOD,#21h
0048 758BE8 27 mov tl1, #0E8h
004B 758DE8 28 mov th1, #0E8h
004E 758845 29 mov TCON, #45h
0051 7598C0 30 mov SCON, #0C0h
0054 75B804 31 mov IP, #04h
0057 75A89C 32 mov IE, #9Ch
33
34 ; KP
005A 7840 35 MOV R0, #40h;
005C 7416 36 MOV A, #16H;
005E F2 37 MOVX @R0, A;
005F 7841 38 MOV R0, #41h;
0061 7400 39 MOV A, #00h;
0063 F2 40 MOVX @R0, A;
0064 F2 41 MOVX @R0, A;
0065 7840 42 MOV R0, #40h;
0067 F2 43 MOVX @R0, A;
0068 7408 44 MOV A, #08H;
006A F2 45 MOVX @R0, A;
46
47
48 ; PPI
006B 7833 49 MOV R0,#33h
006D 74D0 50 MOV A, #0D0h
006F F6 51 MOV @R0, A;
0070 7400 52 MOV A, #00h;
0072 D2AF 53 SETB EA
54
55
0074 EA 56 FON: MOV A, R2
0075 2420 57 ADD A, #20h
0077 F8 58 MOV R0, A
MCS51 PAGE 2
0078 E6 59 MOV A, @R0
0079 FE 60 MOV R6, A
007A ED 61 MOV A, R5
62
007B 6E 63 XRL A, R6
007C 23 64 RL A
007D 23 65 RL A
007E 6E 66 XRL A, R6
007F F4 67 CPL A
0080 6E 68 XRL A, R6
0081 03 69 RR A
0082 03 70 RR A
0083 6E 71 XRL A, R6
0084 C4 72 SWAP A
73
0085 FC 74 MOV R4, A
0086 80EC 75 JMP FON
76
0088 77 _INT1:
0088 C2AF 78 CLR EA; обработка ППА
008A C0E0 79 PUSH ACC
008C C000 80 PUSH 00h
008E 7830 81 MOV R0, #30h; ЧТЕНИЕ ПОРТА А
0090 E2 82 MOVX A, @R0
0091 FC 83 MOV R4, A
0092 D000 84 POP 00h
0094 D0E0 85 POP ACC
0096 D2AF 86 SETB EA
0098 32 87 RETI
88
89
0099 C2AF 90 _INT0: CLR EA; KP
009B C0E0 91 PUSH ACC
009D C000 92 PUSH 00h
009F 7820 93 MOV R0, #20h
00A1 E2 94 MOVX A, @R0
00A2 F518 95 MOV 18h, A
00A4 900030 96 MOV dptr,#0030h; преобразование в семи сегментный код
00A7 93 97 MOVC a, @a+dptr
00A8 FB 98 MOV R3, A; Выдача на индикаторы
99
00A9 E518 100 VYH: MOV A, 18h
00AB 4430 101 ORL A, #30h
00AD 7820 102 MOV R0, #20h
00AF F2 103 MOVX @R0, A
00B0 D000 104 POP 00h
00B2 D0E0 105 POP ACC
00B4 D2AF 106 SETB EA
00B6 32 107 RETI
108
00B7 C2AF 109 _UART: CLR EA
00B9 C0E0 110 PUSH ACC
00BB C000 111 PUSH 00h
00BD 309819 112 JNB SCON.0, EXIT
00C0 209A1D 113 JB SCON.2, PROB
00C3 20D013 114 JB PSW.0, EXIT
00C6 E599 115 CHIT: MOV A, SBUF
116
MCS51 PAGE 3
00C8 FE 117 MOV R6, A
00C9 E528 118 MOV A, 28h
00CB 2420 119 ADD A, #20h
00CD F8 120 MOV R0, A
00CE EE 121 MOV A, R6
00CF F6 122 MOV @R0, A
123
00D0 E528 124 MOV A, 28h
00D2 04 125 INC A
00D3 B50801 126 CJNE A, 8, ZAP
00D6 E4 127 CLR A
00D7 F528 128 ZAP: MOV 28h, A
129
00D9 D000 130 EXIT: POP 00h
00DB D0E0 131 POP ACC
00DD D2AF 132 SETB EA
00DF 32 133 RETI
134
00E0 30D0F6 135 PROB: JNB PSW.0, EXIT
00E3 80E1 136 JMP CHIT
137
00E5 C2AF 138 _T0: CLR EA
00E7 C0E0 139 PUSH ACC
00E9 C000 140 PUSH 00h
00EB C28C 141 CLR TR0
142
00ED D52005 143 DJNZ 20h, NEXT
00F0 75200A 144 MOV 20h, #10
00F3 EB 145 MOV A, R3
00F4 FA 146 MOV R2, A
147
00F5 758A44 148 NEXT: MOV TL0, #44h
00F8 758C5C 149 MOV TH0, #5Ch
00FB D28C 150 SETB TR0
00FD D000 151 POP 00h
00FF D0E0 152 POP ACC
0101 D2AF 153 SETB EA
0103 32 154 RETI
155 END
156
VERSION 1.2h ASSEMBLY COMPLETE, 0 ERRORS FOUND
MCS51 PAGE 4
ACC. . . . . . . . . . . . . . . D ADDR 00E0H PREDEFINED
CHIT . . . . . . . . . . . . . . C ADDR 00C6H
EA . . . . . . . . . . . . . . . B ADDR 00AFH PREDEFINED
EXIT . . . . . . . . . . . . . . C ADDR 00D9H
FON. . . . . . . . . . . . . . . C ADDR 0074H
IE . . . . . . . . . . . . . . . D ADDR 00A8H PREDEFINED
IP . . . . . . . . . . . . . . . D ADDR 00B8H PREDEFINED
NEXT . . . . . . . . . . . . . . C ADDR 00F5H
PCON . . . . . . . . . . . . . . D ADDR 0087H PREDEFINED
PROB . . . . . . . . . . . . . . C ADDR 00E0H
PSW. . . . . . . . . . . . . . . D ADDR 00D0H PREDEFINED
SBUF . . . . . . . . . . . . . . D ADDR 0099H PREDEFINED
SCON . . . . . . . . . . . . . . D ADDR 0098H PREDEFINED
TCON . . . . . . . . . . . . . . D ADDR 0088H PREDEFINED
TH0. . . . . . . . . . . . . . . D ADDR 008CH PREDEFINED
TH1. . . . . . . . . . . . . . . D ADDR 008DH PREDEFINED
TL0. . . . . . . . . . . . . . . D ADDR 008AH PREDEFINED
TL1. . . . . . . . . . . . . . . D ADDR 008BH PREDEFINED
TMOD . . . . . . . . . . . . . . D ADDR 0089H PREDEFINED
TR0. . . . . . . . . . . . . . . B ADDR 008CH PREDEFINED
VYH. . . . . . . . . . . . . . . C ADDR 00A9H NOT USED
ZAP. . . . . . . . . . . . . . . C ADDR 00D7H
_INIT. . . . . . . . . . . . . . C ADDR 0040H
_INT0. . . . . . . . . . . . . . C ADDR 0099H
_INT1. . . . . . . . . . . . . . C ADDR 0088H
_T0. . . . . . . . . . . . . . . C ADDR 00E5H
_UART. . . . . . . . . . . . . . C ADDR 00B7H
Список литературы
1. Микропроцессоры. В 3-х кн. Кн. 1. Архитектура и проектирование микроэвм. Организация вычислительных процессов: Учеб. для втузов П.В. Нестеров, В.Ф. Шаньгин, В.Л. Горбунов и др.; Под редакцией Л.Н. Преснухина. Г.: Высш. шк., 1986.
2. „Микроконтроллер МК-51”.Справочник.
3. Цифровые интегральные микросхемы: Справ. М.И. Богданович, И.Н. Грель, В.А. Прохоренко, В.В. Шалимо. - Мн. Беларусь, 1991.
4. А.Г. Иванов, В.Д. Кулажский, С.В. Матющенко. «Аналогоцифровые и цифроаналоговые преобразователи». Методическое пособие по курсовому и дипломному проектированию для студентов. Хабаровск: Дальневосточный государственный университет путей сообщения - 2001.
Размещено на Allbest.ru
Подобные документы
Разработка структурной схемы и обобщенного алгоритма работы прибора. Оценка максимальной погрешности линейного датчика давления и нормирующего усилителя. Разработка элементов принципиальной электрической схемы микропроцессорной системы сбора данных.
курсовая работа [2,1 M], добавлен 08.02.2015Распределение функций между аппаратной и программной частями микропроцессорной системы. Выбор микроконтроллера, разработка и описание структурной, функциональной и принципиальной схемы. Выбор среды программирования, схема алгоритма и листинг программы.
курсовая работа [304,4 K], добавлен 17.08.2013Назначение и устройство микропроцессорной системы контроля. Описание функциональной схемы микропроцессорной системы контроля. Расчет статической характеристики канала измерения. Разработка алгоритма функционирования микропроцессорной системы контроля.
курсовая работа [42,0 K], добавлен 30.08.2010Анализ вариантов проектных решений и выбор на его основе оптимального решения. Синтез функциональной схемы микропроцессорной системы на основе анализа исходных данных. Процесс разработки аппаратного и программного обеспечения микропроцессорной системы.
курсовая работа [469,1 K], добавлен 20.05.2014Структура микропроцессорной системы, алгоритм ее управления и передачи сигналов. Карта распределения адресов. Разработка электрической принципиальной схемы и выбор элементной базы. Расчет потребляемого тока, блока питания, программного обеспечения.
курсовая работа [5,1 M], добавлен 22.01.2014История развития центрального процессора. Основные проблемы создания многоядерных процессоров. Проектирование микропроцессорной системы на базе процессора Intel 8080. Разработка принципиальной схемы и блок-схемы алгоритма работы микропроцессорной системы.
курсовая работа [467,6 K], добавлен 11.05.2014Выбор манипулятора-указателя, микропроцессора, интерфейса подключения к ПК. Обзор используемых команд. Проектирование функциональной и электрической принципиальной схемы контроллера трекбола. Разработка алгоритма и программы функционирования системы.
курсовая работа [453,3 K], добавлен 22.10.2012Применение цифровых микросхем для вычисления, управления и обработки информации. Назначение микропроцессора и устройств микропроцессорной системы, их структурная и принципиальная схемы. Системная шина процессора и распределение адресного пространства.
курсовая работа [1,5 M], добавлен 29.02.2012Описание алгоритма работы и разработка структурной схемы МКС. Схема вывода аналогового управляющего сигнала, подключения ЖК-дисплея, клавиатуры и аварийного датчика. Разработка блок-схемы алгоритма главной программы работы МКС. Функция инициализации.
курсовая работа [5,7 M], добавлен 26.06.2016Разработка структурной схемы и алгоритма функционирования микропроцессорного модуля программного обеспечения автоматизированной информатизационно-измерительной системы. Характеристика принципиальной схемы модуля, распределения памяти и задание портов.
курсовая работа [1,2 M], добавлен 28.08.2012
