Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Курсовая работа

по дисциплине «Архитектура ЭВМ и вычислительных систем»

Тема: «Создание структурной схемы гипотетической ЭВМ»



Оглавление

Введение

1. Задание на курсовой проект

1.1 Исходные данные к курсовому проекту

2.Разработка и описание структурной схемы ЭВМ

2.1Центральный процессор (ЦП)

2.2Основная память ЭВМ

2.2.1ПЗУ

2.2.2Оперативная память

2.3Адресный кэш (буфер TLB)

2.4Система прерываний

2.5Система ввода/вывода

2.6Таймер

2.7Клавиатура

2.8Монитор

2.9Блок синхронизации

3.Разработка функциональной схемы арифметического сопроцессора

4.Разработка алгоритмов операций умножения и деления

4.1Операция умножения

4.2Операция деления

Заключение

Библиография



1. Задание на курсовой проект

Разработать структурную схему гипотетической ЭВМ, функциональную схему и алгоритм работы конкретного блока, входящего в состав этой ЭВМ.

Курсовой проект состоит из двух частей.

Первая часть посвящена разработке структурной схемы гипотетической ЭВМ, описанию ее функционирования. В состав ЭВМ входят как общие для всех вариантов блоки, так и дополнительные, определяемые индивидуальным заданием.

Вторая часть проекта посвящена разработке функциональной схемы и алгоритмов работы конкретного блока, входящего в состав ЭВМ, и их детальному описанию.

1.1 Исходные данные к курсовому проекту

В состав ЭВМ должны входить следующие блоки (типовое задание):

*центральное процессорное устройство (ЦПУ)

*оперативная память (ОП)

*система прерывания программ (СПП)

*система ввода-вывода (СВВ)

*монитор и клавиатура

*блок синхронизации (БС)

*таймер

* «Винчестер».

Основные параметры ЭВМ:

*адресность ЭВМ - трёхадресная

*длина команды - переменная

*разрядность - 32 бит

*емкость ОП - не менее 1 Мбайт

Индивидуальные исходные данные:

*архитектура ЭВМ - трех шинная

*организация ОП - многоблочная

*кэш команд и данных

*ввод/вывод - прямой доступ к памяти

*система прерываний - радиальная с обработкой на макро уровне

*система контроля - по Хэмменгу

*разрабатываемый блок - арифметический сопроцессор, алгоритм деления без плавающей точки.



2. Разработка и описание структурной схемы ЭВМ

ЭВМ обычно проектируются на основе принципа открытой архитектуры. Под термином подразумевается и структура (т.е. устройства, входящие в состав ЭВМ), и организация работы ЭВМ.

Принцип открытой архитектуры заключается в том, что технические характеристики, информационные и технические возможности ЭВМ можно улучшать, дополняя существующую конструкцию новыми узлами, заменяя прежние узлы более совершенными, вводя в машину новые программы.

Приинцип открытой архитектуры может быть реализован лишь при условии строгого выполнения целого ряда правил - протоколов. [4, c.60]

Согласно индивидуальному заданию в структурной схеме гипотети-ческой ЭВМ - трехшинная архитектура с общей шиной, являющейся раз-деляемым ресурсом. В состав общей шины входят:

· шина адреса (Address Bus) - для задания 32-разрядного физиче-ского адреса памяти: ОЗУ, ПЗУ, видеопамяти;

· шина данных (Data Bus) - обеспечивает обмен данными между блоками ЭВМ (имеет разрядность ЭВМ - 32);

· шина управления (Control Bus) - осуществляет передачу управля-ющих сигналов для блоков ЭВМ. К таким сигналам относятся: синхросиг-нал, сигнал сброса, сигнал обращения к памяти, сигнал чтение/запись па-мяти, сигнал ошибки контроля памяти.

Все внешние устройства (клавиатура, монитор, винчестер и т. д.) подключаются к системной шине через контроллеры. Это обеспечивает сопряжение ВУ с шиной и приведение их к единому протоколу обмена информацией. процессор клавиатура монитор

Структурная схема ЭВМ представлена на рисунке 1.

Рис. 1. Структурная схема ЭВМ

Состав вычислительной системы называется конфигурацией. [7, c. 54] Описание основных блоков конфигурации, представленной на структурной схеме приведено ниже.

2.1 Центральный процессор (ЦП)

Главное место в структурной схеме ЭВМ занимает ЦП.

Процессор - центральное устройство (или комплекс устройств) ЭВМ, которое выполняет арифметические и логические операции, заданные программой преобразования информации, управляет вычислительным процессом и координирует работу периферийных устройств системы (запоминающих, сортировальных, ввода/вывода, подготовки данных и др.) [1, c. 1262].

Центральный процессор реализуется на одной или нескольких БИС/СБИС [8, c. 249], служащих для построения высокопроизводительных 32-х разрядных систем на основе принципа микропрограммирования.

Основу центрального процессора ЭВМ составляет микропроцессор - обрабатывающее устройство, служащее для арифметических и логических преобразований данных, для организации обращения к ОП и ВнУ и для управления ходом вычислительного процесса. [2, c. 122]

Все МП можно разделить на три группы:

· Микропроцессоры с полным набором команд типа - CISC (Complete Instruction Set Computing);

· Микропроцессоры с сокращённым набором команд - RISC (Reduced Instruction Set Computing);

· Микропроцессоры с минимальным набором команд - MISC (Minimum Instruction Set Computing); [5, c. 96]

Основой ИС МП является кристалл полупроводника, на котором формируется полупроводниковые переходы, выполняющие роль транзисторов и диодов. На том же кристалле создаются микрообласти с добавлением примесей, осуществляющие функции резисторов и конденсаторов; выполняются также электрические соединения между ними. [4, c. 153]

В состав ЦП входят следующие устройства:

· секвенсор микрокоманд (размер адресуемой МПП до 64Кслов);

· арифметико-логическое устройство.

· регистровый файл (4-х портовая память с двухсторонним доступом организация 64х18 бит).

Помимо этого, используется параллельный умножитель как основа арифметического сопроцессора.

В функции ЦП входят: выполнение команд, хранящихся в ОП, и координирование работы всех узлов ЭВМ. Работа ЦП основана на принципе микропрограммного управления. В состав ЦП входят: операционный блок (ОБ), в котором происходит обработка данных, и микропрограммное устройство управления, которое управляет порядком обработки команд в ОБ и осуществляет управление всеми узлами ядра ЭВМ. Схема ЦП приведена на рисунке 2.

Рис. 2. Схема центрального процессора

БИС (Аm29332), используемая в качестве ОБ, содержит в своём составе приоритетный шифратор и групповой 64-разрядный сдвигатель, позволяющий за 1 такт выполнять все виды сдвигов на любое число разрядов. Эти устройства позволяют выполнять арифметические операции над числами с плавающей точкой.

АЛУ данной БИС выполняет также операции двоично-десятичной арифметики.

В структуру (Am29332) включен блок Q-регистра (Q-сдвигатель и Q-регистр). Это позволяет поддерживать выполнение: операции умножения двух 32-разрядных чисел по модифицированному алгоритму Бута (в каждом такте сдвиг вправо на 2 разряда), и деления по алгоритму "без восстановления остатка".

Машинная команда содержит одно 32-х разрядное слово. Она должна размещаться в основной памяти, при этом необходимо соблюдение требований к целочисленным границам слов.

Условные обозначения битовых полей:

COP	- код операции
P	- в операциях сдвига определяет величину и направление сдвига, в операциях над битовыми полями - правую границу поля
W	- ширина битового поля
RGB	- регистр приемник/источник
RGA	- регистр источник
Data	- 32-х разрядная константа

Для адресации регистров используются 6-разрядные поля, что позволет адресовать все 64 програмно доступных регистра общего назначения.

Команда типа “регистр-регистр”

COP	P	W	RGB	RGA
31	23	22	17	16

Команда типа “данные-регистр”

COP	P	W	RGB	Не используется
31	23	22	17	16

Поскольку параллельно АЛУ Am29332 подключен умножитель, то для управления выводом результатов работы этих микросхем используются мультиплексоры. Это позволяет гибко управлять передачей необходимых данных на нужные входы устройств ОБ.

Для обеспечения синхронизации передачи данных и адреса по шинам DB и DA соответственно в качестве интерфейсных элементов используются регистры с динамическим управлением записью.

БИС Аm29331, используемая в качестве секвенсора микрокоманд, поддерживает прерывания реального времени на микро и макроуровнях управления со временем реакции, не превышающим длительности микроцикла. Заданием оговаривается система прерываний на макроуровне, поэтому в структуре предусмотрен дешифратор векторного адреса (ДВА).

Также МУУ содержит регистр состояния, содержащий флаги АЛУ, флаг “0” результата умножения (необходимо для выполнения алгоритма деления), а также флаг ошибки контроля ОП по коду Хэмминга.

Имеющийся вход сброса секвенсора RST позволяет производить сброс ЦП в исходное состояние при включении питания или в процессе работы путём подачи на него сигнала RESET, имеющего активный низкий уровень (на рисунке он не показан).

2.2 Основная память ЭВМ

Чем больше ёмкость памяти, тем медленнее доступ к ней, так как время доступа (т.е. быстродействие) определяется временем, необходимым для выборки из памяти или записи в неё информации. Поэтому в ЭВМ существует несколько запоминающих устройств, различающихся ёмкостью и быстродействием. [6, c. 141]

32 разряда ЦП позволяет адресовать до 4096К ячеек памяти, и хотя часть адресов необходимо зарезервировать для программно доступных элементов ЭВМ, проблем с расширением ОП возникнуть не должно.

ОП ЭВМ должна иметь в своём составе как оперативную (ОЗУ), так и постоянную (ПЗУ) память. Поэтому в состав ОП нужно включить контроллер, который будет выполнять функции управления памятью и, кроме того, функции арбитра шины. Основными управляющими сигналами является Read/Write, разрешающие запись или чтение, а также сигнал Output Enable.

Рис. 3 Структура основной памяти

В системах со страничной организацией основная и внешняя память (главным образом дисковое пространство) делятся на блоки или страницы фиксированной длины. Каждому пользователю предоставляется некоторая часть адресного пространства, которая может превышать основную память компьютера и которая ограничена только возможностями адресации, заложенными в системе команд. Эта часть адресного пространства называется виртуальной памятью пользователя. Каждое слово в виртуальной памяти пользователя определяется виртуальным адресом, состоящим из двух частей: старшие разряды адреса рассматриваются как номер страницы, а младшие - как номер слова (или байта) внутри страницы.

Управление различными уровнями памяти осуществляется программами ядра операционной системы, которые следят за распределением страниц и оптимизируют обмены между этими уровнями. При страничной организации памяти смежные виртуальные страницы не обязательно должны размещаться на смежных страницах основной физической памяти. Для указания соответствия между виртуальными страницами и страницами основной памяти операционная система должна сформировать таблицу страниц для каждой программы и разместить ее в основной памяти машины. При этом каждой странице программы, независимо от того находится ли она в основной памяти или нет, ставится в соответствие некоторый элемент таблицы страниц. Каждый элемент таблицы страниц содержит номер физической страницы основной памяти и специальный индикатор. Единичное состояние этого индикатора свидетельствует о наличии этой страницы в основной памяти. Нулевое состояние индикатора означает отсутствие страницы в оперативной памяти.

Для увеличения эффективности такого типа схем в процессорах используется специальная полностью ассоциативная кэш-память, которая также называется буфером преобразования адресов (TLB traнсlation-lookaside buffer). Хотя наличие TLB не меняет принципа построения схемы страничной организации, с точки зрения защиты памяти, необходимо предусмотреть возможность очистки его при переключении с одной программы на другую.

Поиск в таблицах страниц, расположенных в основной памяти, и загрузка TLB может осуществляться либо программным способом, либо специальными аппаратными средствами. В последнем случае для того, чтобы предотвратить возможность обращения пользовательской программы к таблицам страниц, с которыми она не связана, предусмотрены специальные меры. С этой целью в процессоре предусматривается дополнительный регистр защиты, содержащий описатель (дескриптор) таблицы страниц или базово-граничную пару. База определяет адрес начала таблицы страниц в основной памяти, а граница - длину таблицы страниц соответствующей программы. Загрузка этого регистра защиты разрешена только в привилегированном режиме. Для каждой программы операционная система хранит дескриптор таблицы страниц и устанавливает его в регистр защиты процессора перед запуском соответствующей программы.

2.2.1 ПЗУ

Постоянное запоминающее устройство/ПЗУ (ROM) - хранит фиксированные программы и данные, оно является энергонезависимым и при выключении питания информацию не теряет. [8, с. 252]

По адресации эти устройства подразделяются на ЗУ с произвольной, последовательной и ассоциативной выборкой. В ЗУ с произвольной выборкой (или доступом) время обращения не зависит от адреса ячейки в устройстве. В ЗУ с последовательной выборкой для нахождения числа по определённому адресу необходимо последовательно просмотреть все ячейки, предшествующие заданной, т.е. время обращения зависит от адреса

2.2.2 Оперативная память

ОЗУ -- энергозависимая часть системы компьютерной памяти, в которой временно хранятся входные, выходные и промежуточные данные программы процессора. Наиболее распространенные типы DIMM и SIMM. Оно характеризуется малым значением времени обращения, которое обычно составляет 10^-7 - 10^-5 с. (100 нс. - 10 мкс.), при ёмкости от сотен мегабайт до десятков гигабайт. [6, c. 131]

Обмен данными между процессором и оперативной памятью производится:

1. непосредственно;

2. через сверхбыструю память 0-го уровня -- регистры в АЛУ, либо при наличии аппаратного кэша процессора -- через кэш.

Быстродействие ОЗУ измеримо со средним временем выполнения операций. Быстродействие СОЗУ соизмеримо с быстродействием устройств, выполняющих самые быстрые операции над операндами. Информационная ёмкость СОЗУ обычно не велика. [4, c. 217]

Содержащиеся в современной полупроводниковой оперативной памяти данные доступны и сохраняются только тогда, когда на модули памяти подаётся напряжение. Выключение питания оперативной памяти, даже кратковременное, приводит к искажению либо полному разрушению хранимой информации.

Энергосберегающие режимы работы материнской платы компьютера позволяют переводить его в режим «сна», что значительно сокращает уровень потребления компьютером электроэнергии. В режиме «сна» питание ОЗУ отключается. Для сохранения содержимого ОЗУ в таком случае, перед отключением питания, записывают содержимого ОЗУ в специальный файл, расположенный обычно на жёстком диске. В общем случае, ОЗУ содержит программы и данные ОС и запущенные прикладные программы пользователя и данные этих программ, поэтому от объёма оперативной памяти зависит количество задач, которые одновременно может выполнять компьютер под управлением ОС.

Оперативное запоминающее устройство, ОЗУ -- техническое устройство, реализующее функции оперативной памяти.

ОЗУ может изготавливаться как отдельный внешний модуль или располагаться на одном кристалле с процессором, например, в однокристальных ЭВМ или однокристальных микроконтроллерах.

Рис. 4 Упрощённая схема взаимодействия памяти с процессором

ОЗУ современных компьютеров

ОЗУ большинства современных компьютеров представляет собой модули динамической памяти, содержащие полупроводниковые ИС ЗУ, организованные по принципу устройств с произвольным доступом. Память динамического типа дешевле, чем статического, и её плотность выше, что позволяет на той же площади кремниевого кристалла разместить больше ячеек памяти, но при этом её быстродействие ниже. Статическая память, наоборот, более быстрая память, но она и дороже. В связи с этим, основную оперативную память строят на модулях динамической памяти, а память статического типа используется для построения кеш-памяти внутри микропроцессора.

Рис. 5. Структурная схема ОЗУ

2.3 Адресный кэш (буфер TLB)

Буферизация - использование включённых между собой процессором и ОЗУ существенно более чем ОЗУ быстродействующих буферных памятей сравнительно небольшой ёмкости.

На Рис. 6 показана структура процессора, содержащая буферную память команд и буферную память операндов.

Представленные на рисунке буферные памяти скрыты от программиста в том смысле, что он не может их адресовать и может даже не знать об их существовании. Поэтому они получили название кэш-памятей. Структура некоторых ЭВМ объединённую кэш-память для фрагментов программ и групп данных, при этом в ряде случаев наряду с кэш-памятью сохраняется небольшой буфер на несколько команд. [3, c. 458]

Рис. 6 Буферные памяти команд и операндов

Кэш-память представляет собой быстродействующее статическое ОЗУ небольшого объёма, в котором по мере работы процессора сохраняется наиболее актуальная информация. Обычно ОП разрабатывается на базе динамического ОЗУ, быстродействие которого примерно в 10 раз ниже статического. При считывании информации из ОП она попутно запоминается в кэш-памяти, причем «на всякий случай» запоминается информация из соседней с ней ячеек. Так как программы обычно имеют циклический характер, а данные и команды размещены в соседних ячейках, в кэш-памяти постепенно накапливаются, а затем в ходе работы, автоматически обновляются текущие коды команд и данных, которые процессор часто использует. Таким образом в кэш-памяти накапливаются рабочие копии данных, хранимых в основном ОЗУ, причем считывание этих копий производится примерно в 10 раз быстрее, чем если бы считывались оригиналы данных. При записи информации, мы должны обязательно записать новые значения в ОЗУ, поэтому при этой операции мы не можем воспользоваться преимуществами кэш-памяти.

Таблица 1.

Режим работы	Наличие копии в кэш-памяти	Информация	Информация
В кэш-памяти	В ОЗУ
Чтение	Копия есть	Не изменяется	Не изменяется
Копии нет	Создается копия	»
Запись	Копия есть	Обновляется	Обновляется
Копии нет	Не изменяется	»

Здесь в таблице приведены условия сохранения и обновления информации в ячейках кэш-памяти и ОП.

Адресный кэш представляет собой сверхоперативную память небольшого размера, предназначенную для хранения информации, необходимой для преобразования виртуальных адресов в физические.

Адресный кэш позволяет значительно ускорить процедуру обращения ЦП к памяти, так как в случае удачного обращения к кэшу нет необходимости обращаться к таблице дескрипторов. В случае передачи данных или работы с периферийными устройствами преобразования не происходит.

2.4 Система прерываний

В процессе выполнения основной программы (вычислительной или обрабатывающей информацию) МП приходится время от времени отображать ход её выполнения на мониторе или получать новые указания с клавиатуры. Следовательно, обмен данными между УВВ и МП происходит весьма часто [4, c. 205]. Всегда МП работает очень быстро, а УВВ медленнее чем МП, другие устройства тоже работают медленнее чем МП - поэтому и была создана система прерываний. Такая организация позволяет взаимодействовать с устройствами только когда нужно, сохраняя при этом прежнюю скорость работы МП. Это так же спасает ЦП от множества ненужной информации - когда к ЭВМ подключено множество различных периферийных устройств.

Как устроена система прерываний:

· организация вхождения в прерывающую программу;

· организация приоритетного выбора между запросами;

· организация возврата в прерванную программу.

В соответствии с заданием используется радиальная структура прерываний. В этой структуре предусмотрена своя линия запроса для каждого устройства. Структура с несколькими линиями запроса позволяет уменьшить время ответа, так как в ней устройство, пославшее запрос на прерывание, может быть сразу же идентифицировано. Но т. к. в данной работе прерывания обрабатываются на макроуровне нельзя говорить о минимальном времени ответа. Это объясняется тем, что прерывания обрабатываются только после завершения текущей команды.

Прерывания на макро уровне требуют меньше аппаратных затрат и меньшее количество запоминаемой информации, необходимой для возврата в прерванную программу. Приоритеты соответствуют порядку следования устройств при подключении к контроллеру.

Сигналы прерываний, поступающие на входы INR7-INRO устройства управления прерываниями, преобразуются в вектор. Полученный вектор поступает в дешифратор векторного адреса (ПЗУ), где происходит вычисление начального адреса микропрограммы, который нужно загрузить в секвенсор. Все функции прерываний имеют один общий фрагмент - это сохранение параметров выполняющейся в данный момент процедуры и восстановление их после завершения обработки вектора прерывания. Микросхема (Am29331) имеет стек возврата глубиной на 33 адреса, что позволяет реализовать вложенные прерывания, правда при полной загрузке стека дальнейшие прерывания будут игнорироваться - и можно будет услышать определённый звуковой сигнал, попытавшись в это время нажать на кнопку клавиатуры и/или мыши.

Рис. 7. Система прерываний.

2.5 Система ввода/вывода

Система ввода-вывода служит для обмена данными между периферийными устройствами (ПУ) и ОП

Возможно два способа различия адресного пространства памяти и ввода-вывода.

1. Использование адресного разряда (обычно старший, иначе придется хитро вычислять адрес) для селекции память/порт. Преимущества - не нужно специального сигнала из процессора. Недостатки очевидны - уменьшение вдвое адресного пространства и пространства ввода-вывода.

2. Использование селектирующего сигнала для определения адресного пространства памяти и ввода-вывода.

Алгоритм ввода-вывода. Устройство, инициирующее обмен данными, вызывает прерывание процессора, процессор читает регистр состояния устройства (принтер) или данные от устройства (мышь). Преимущества - быстрота реакции процессора на запрос устройства. Устройство не ждет, пока его опросят, а процессору не надо периодически опрашивать устройство.

2.6 Таймер

Большинство микроЭВМ содержит источник реального времени - часы и таймер. Таймер предназначен для деления машинного времени на временные интервалы для эффективного использования процессора при работе с периферийными устройствами. Он обеспечивает совместную работу ЦП и ПУ в реальном масштабе времени, осуществляя разбиения машинного времени на равные интервалы времени.

С помощью таймера можно задавать определённые промежутки времени, по истечении которых происходит прерывание. Это можно использовать для - time-out для различных прикладных программ. Особенное применение прерываний таймера основанное на независимости работы микросхемы от процессора - регенерация оперативных запоминающих устройств.

2.7 Клавиатура

Клавиатура - одно из основных устройств ввода информации в ЭВМ, позволяющее вводить различные виды информации. Вид вводимой информации определяется программой, интерпретирующей нажатые или отпущенные клавиши. С помощью клавиатуры можо вводить любые символы - от букв и цифр до иероглифов и знаков музыкальной нотации. Клаиватура позволяет управлять курсором на экране дисплея - устанавливать его в нужную точку экрана, перемещать по экрану, «прокручивать» экран в режиме скроллинга, отправлять содержимое экрана на принтер, производить выбор при наличии альтернативных вариантов и т.д.

Сигналы, поступающие от клавиатуры, проходят трёхуровневую обработку:

1) Физический уровень имеет дело с сигналами, поступающими в вычислительную машину при нажатии и отпускании клавиш.

2) На логическом уровне, реализуемом BIOS через прерывание 9, скан-код транслируется в специальный 2-байтовый код.

3) На функциональном уровне отдельным клавишам програмным путём приписываются определённые функции. Такое программирование клавиш осуществляется с помощью драйвера - программы, обслуживающей клавиатуру в операционной системе. [2, c. 156]

2.8 Монитор

Для получения итоговых данных, для постоянного наблюдения за различными действиями вычислительной машины используется монитор. Монитор способен выводить текстовую и графическую информации ЭВМ для пользователя, отображать текущие данные и всевозможные изменения в системе.

Монитор, как и всякое другое периферийное устройство, подключается через контроллер (видеоадаптер) к системной шине.

Следует отметить, что монитор является пассивным устройством, которое не выдает данные и управляющие сигналы, а просто отображает динамически изменяющуюся информацию, которая хранится по определенным адресам в ОП.

2.9 Блок синхронизации

Блок синхронизации (БС) предназначен для обеспечения синхронной работы всех устройств (узлов) ЭВМ. В задачи блока синхронизации входит генерация синхронизирующих последовательностей.

Синхропоследовательности имеют заданную форму, длительность и предназначены для центрального процессора, таймера, контроллеров и других узлов, входящих в состав ЭВМ.



3. Разработка функциональной схемы арифметического сопроцессора

Арифметический сопроцессор построен на основе параллельного умножителя Am29323 и предназначен для быстрого выполнения операций умножения и деления.

Взаимодействие микропроцессора и сопроцессора осуществляется по схеме последовательного выполнения операций, т. е. пока работает сопроцессор, то основной ждет. Фактически арифметический сопроцессор является составной частью ОБ, т. к. и умножитель, и АЛУ управляются одним микропрограммным устройством управления.

Операция деления проводится с использованием следующей формулы:

Поскольку АЛУ ЦП поддерживает операцию деления целых чисел, то имеет смысл разработка алгоритма деления чисел с фиксированной запятой. Основной проблемой в реализации этого алгоритма является сохранение формата операндов, для этого необходимо, чтобы каждый член в приведенной выше формуле был также правильной дробью.

Выполнение данного требования достигается путем приведения делителя к виду 0.1хх…х. Тогда сумма элементов ряда при , но т. к. n конечно, то сумма будет строго меньше 1. Вычисление слагаемых ряда прекращается, когда очередное произведение будет равным 0, т. е. не будет ни одного значащего разряда.

Произведение получившейся суммы с делимым также будет правильной дробью. То, что конечный результат сохранит формат, гарантирует неравенство B>A.

Для реализации изложенных выше требований нужны следующие дополнительные аппаратные средства:

для приведения делителя B к нужному виду - приоритетный шифратор и групповой сдвигатель;

· для вычисления (1-B) - сумматор;

· для нахождения суммы ряда - сумматор (первоначально планировалось вычислять сумму ряда средствами умножителя, поскольку он имеет встроенный накапливающий сумматор, но, к сожалению, его структура не позволяет брать результат умножения непосредственно с выхода матричного умножителя - только с выхода сумматора. Это делает невозможным вычисление следующего слагаемого ряда);

· для выявления последнего слагаемого ряда - схема 32ИЛИ-НЕ;

· для проверки условия B>A - компаратор (либо сумматор).

Поскольку взаимодействие микропроцессора и арифметического выполняется по схеме последовательного выполнения операций (параллельное выполнение повлекло бы за собой, как мне кажется, излишние затраты на реализацию МУУ сопроцессора), а АЛУ имеет практически все необходимые вспомогательные средства для выполнения операции деления и при этом простаивает. Было решено вместо внесения дополнительных аппаратных средств воспользоваться его ресурсами.

Правда, для реализации их (АЛУ и умножителя) корректного взаимодействия пришлось отойти от предполагавшегося ранее вывода результатов на общую локальную шину данных и управления этого вывода с помощью тристабильных выходов микросхем. Теперь все управление осуществляется посредством мультиплексоров с индивидуальными сигналами управления.

Принципиальная схема арифметического сопроцессора приведена на рисунке 8.

Рис. 8. Схема арифметического сопроцессора



4. Разработка алгоритмов операций умножения и деления

4.1 Операция умножения

1) Загрузка операндов из регистрового файла во внутренние регистры умножителя RGXA и RGYA.

2) Умножение и запись результата во внутренний регистр RGP.

3) Запись результата в регистровый файл (можно выводить и в интерфейсный регистр данных для дальнейшей передачи в ОП или ВУ).

4.2 Операция деления

1) Проверка выполнения условия B>A. Эта проверка также гарантирует, что делитель не равен 0.

2) Нормализация делителя - приведение к виду 0.1хх…х. Для этого в первом цикле с помощью приоритетного шифратора вычисляется позиция старшей единицы (результат будет во внутреннем регистре SRG). В следующем цикле производится сдвиг и сохранение содержимого SRG в RGF (младшие 6 разрядов содержат число разрядов для сдвига).

3) Вычисление (1-B), т. е. если B имеет вид 01хх..х, то 1 - 100..0, и запись результата в регистровый файл.

4) В умножителе вычисляются произведения вида (1-В)n, результат сохраняется во внутреннем регистре RGP, а затем передается на входы АЛУ и умножителя для следующих итераций. Для АЛУ значения операндов берутся с выхода YA RGF и выхода P MPL, для умножителя - с выхода YB RGF и выхода P MPL. Параллельно происходит проверка результата умножения на равенство нулю, и если это условие выполняется, то дальнейшее вычисление членов ряда прекращается.

5) После нахождения суммы ряда идет умножение полученного результата на значение делимого, а в следующем цикле вычисляется произведение 1*A и с помощью накапливающего сумматора MPL складывается с полученным ранее произведением. Результат поступает в АЛУ и производится корректирующий сдвиг на то же число разрядов, на которое был сдвинут делитель.

Недостатком данного алгоритма является то, что его длительность зависит от значения делителя (нормализованного) - чем ближе оно к 0.5, тем дольше будет происходить деление. Наихудший вариант - деление на 2n.



Заключение

В результате выполнения данной курсовой работы была достигнута поставленная цель: углубление и закрепление теоретических знаний по , полученных на лекциях.

В главе «Разработка и описание структурной схемы ЭВМ» были разработаны основные элементы ЭВМ.

В главе «Разработка функциональной схемы арифметического сопроцессора» был разработан арифметический сопроцессор для повышения производительности ЭВМ.

В 4 главе были разработаны арифметические алгоритмы операций умножения и деления.

В ходе выполнения курсовой работы была спроектирована гипотетическая ЭВМ, был разработан ее состав и описаны основные блоки, входящие в этот состав. Были описаны основные принципы функционирования спроектированной ЭВМ. Блок арифметический сопроцессор был рассмотрен наиболее детально, то есть на принципиальном уровне.



Библиография

1. Большой Российский Энциклопедический словарь. - М.: Большая Российская энциклопедия, 2003. - 1888с.: ил.

2. Вычислительные системы, сети и телекоммуникации: Учебник. - 2-е изд., перераб. И доп. / А.П. Пятибратов, Л.П. Гудыно, А.А. Кириченко; Под ред. А.П. Пятибратова. - М.: Финансы и статистика, 2002. - 512 c: ил.

3. Каган Б. М. Электронные вычислительные машины и системы.- М.: Энергоатомиздат, 1991.

4. Келим Ю.М. Вычислительная техника: учеб. Пособие для студ. Сред. Проф. Образования / Ю. М. Келим. - 4-е изд., перераб. И доп. - М. : Издательский центр «Академия», 2008.- 368 с.

5. Кузин А.В. К89 Микропроцессорная техника : учебник для студ. Сред. Проф. Образования / А.В.Кузин, М.А.Жаворонков. - 4-е изд., стер. - М.: Издательский центр «Академия», 2008. - 304 с.

6. Острейковский В.А. Информатика. Теория и практика: Учебное пособие / В.А. острековский, И.В. Полякова. - М.: Издательство Оникс, 2008. - 608 с.: ил.

7. Симонович С.В. Информатика. Базовый курс: Учебник для вузов. 3-е изд. Стандарт третьего поколения. - СПБ.: Питер, 2011. - 640 с.: ил.

8. Угрюмов Е. П. Цифровая схемотехника. Учебное пособие. - СПб.: БХВ-Петербург, 2002.

Размещено на Allbest.ru