Розробка мікроЕОМ на базі мікропроцесора І8086 (об’єкт керування: пристрій для хімічної обробки друкованих плат)

Размещено на http://www.allbest.ru

Размещено на http://www.allbest.ru

Міністерство освіти і науки України

Денне відділення

Циклова комісія інформатики та КТ

Тема: Розробка мікроЕОМ на базі мікропроцесора І8086 (об'єкт керування: пристрій для хімічної обробки друкованих плат)

Пояснювальна записка

до курсової роботи

з дисципліни «Архітектура комп'ютерів»

Вінниця-2013



Зміст

Вступ

1. Аналіз технічного завдання

1.1 Розробка схеми пристрою

2. Архітектура обчислювальної системи

2.1 Архітектура мікропроцесора

2.2 Архітектура мікроконтролера

3. Розробка функціональної схеми пристрою

3.1 Розробка модуля центрального процесора

3.2 Опис функціональної схеми мікропроцесорного модуля

3.3 Розробка функціональної схеми блоку введення/виведення

4. Розробка програмного забезпечення

4.1 Опис процессу

4.2Лістинг програми

Висновок

Список використаної літератури

пристрій плата мікропроцесор



Перелік умовних скорочень

АЛБ арифметико-логічний блок

ВІС велика інтегральна схема

ЕОМ електронно-обчислювальна машина

МПС мікропроцесорна система

МК мікроконтролер

МП мікропроцесор

ОЗП оперативний запамятовуючий пристрій

ПЗП постійний запам'ятовуючий пристрій

ППІ паралельний(послідовний) програмований інтерфейс

ПТ програмований таймер

ША шина адреси

ШД шина даних

ШЖ шина живлення

ШК шина керування

ЗП зовнішній пристрій

ВП внутрішній пристрій



Вступ

Виробництво інтегральних мікросхем на сьогоднішній день - фундамент не лише індустрії інформаційних та комп'ютерних технологій, але й багатьох суміжних галузей побутової електроніки, медицини, військової промисловості.

Слід розрізняти два основних напрямки розвитку виробництва мікросхем. Перше - розробка архітектури, яка включає в себе вибір тих чи інших функцій і особливостей майбутніх схем, мікросхемо техніку та компоновку на кристалі функціональних блоків і їх елементів. А також - оптимізація готових блоків з метою спрощення та здешевлення їх масового виробництва.

Другий напрямок - це напівпровідникові технології виробництва мікросхем. Сюди входять наукова розробка і втілення в «кремній» все більш швидких і маленьких транзисторів, ланцюгів зв'язку між ними, створення нових матеріалів та обладнання для цього, а також «manufacturability» - область знань про те, як виробляти мікросхеми більш високої якості, більш швидкі, з меншим числом дефектів.

На сьогоднішній день простіше назвати ті області, які поки не залежать від досягнень мікроелектроніки. Сучасна людина просто зобов'язаний мати уявлення про те, що таке мікроелектроніка і технологія виробництва мікросхем. Вершиною ж цієї технології є мікропроцесори - найскладніші і важливі інтегральні схеми.

В даній курсовій роботі буде розроблений тип мікропроцесорної системи- мікроконтролер. Буде розглянуто склад мікроконтролера, та актуальність цього пристрою.

Метою курсової роботи є розробка мікроЕОМ на основі мікропроцесора І8086 для керування пристроєм хімічної обробки друкованих плат.



1. Аналіз технічного завдання

Мікропроцесор i8086 належить до 16-розрядних процесорів першого покоління. Велика інтегральна схема i8086 з геометричними розмірами 5,5 x5,5 мм має 40 контактів, містить близько 29 000 транзисторів і споживає 1,7 Вт від джерела живлення +5 В, тактова частота становить 5,8 або 10 МГц.

Мікропроцесор виконує операції над 8 - і 16-розрядними даними, представленими в двійковому або двійково-десятковому вигляді, може обробляти окремі біти, а також рядки або масиви даних. Він має вбудовані апаратні засоби множення і ділення.Мікропроцесор має внутрішній швидкий запам'ятовуючий пристрій ємністю 14x16 байт. Шина адреси є 20-розрядна, що дозволяє безпосередньо адресувати 220 = 1048576 комірок пам'яті (1 Мбайт).

Простір адрес вводу / виводу становить 64 Кбайт. У ВІС i8086 реалізована багаторівнева векторна система переривань з кількістю векторів до 256. Передбачена також організація прямого доступу до пам'яті, по якому мікропроцесор припиняє роботу і переводить шини адреси, даних і управління в високоімпедансний стан.

Середній час виконання команди займає 12 тактів. Особливістю i8086 є можливість часткової реконфігурації апаратної частини для забезпечення роботи в двох режимах - мінімальному і максимальному. Режими роботи задаються апаратно. У мінімальному режимі, використовуваному для побудови однопроцесорних систем, мікропроцесор самостійно формує всі сигнали управління внутрішнім системним інтерфейсом. У максимальному режимі, використовуваному для побудови мультипроцесорних систем процесор формує на лініях стану двійковий код, який залежить від типу циклу шини. У відповідності з цим кодом системний контролер К1810ВГ88 формує сигнали управління шиною. Контакти, які звільнилися в результаті кодування інформації, використовуються для управління мультипроцесорним режимом. При використанні арифметичного співпроцесора необхідно вибирати максимальний режим.

У МП i8086 застосована конвеєрна архітектура, яка дозволяє поєднувати у часі цикли виконання і вибірки з пам'яті кодів наступних команд. Це досягається паралельною роботою двох порівняно незалежних пристроїв - операційного пристрою та шинного інтерфейсу. Структурна схема МП i8086 показана на рис.1.1.

Рис.1.1 Структурна схема мікропроцесора i8086

Операційний пристрій виконує команду, а шинний інтерфейс здійснює взаємодію із зовнішньою шиною - виставляє адреси, зчитує коди команд і операнди, записує результати обчислень в пам'ять або на пристрої вводу / виводу.

Операційний пристрій складається з РЗП, призначених для зберігання проміжних результатів обчислень - даних і адрес; АЛП з буферними регістрами; регістра прапорів; схеми керування і синхронізації, яка дешифрує коди команд і генерує керуючі сигнали для всіх блоків схеми МП. Шинний інтерфейс складається з шести байтові регістрові пам'яті, яка називається чергою команд, чотирьох сегментних регістрів: CS, DS, ES, SS, покажчика команд IP, суматора, а також допоміжних регістрів зв'язку і буферних схем шин адреси / даних.

Черга команд працює за принципом FIFO (First Input - First Output, тобто «перший прийшов - перший вийшов») і зберігає на виході порядок надходження команд. Довжина черги - 6 байт. Якщо операційний пристрій зайнятий виконанням команди, шинний інтерфейс самостійно ініціює випереджаючу вибірку кодів команд з пам'яті в чергу команд.

Вибірка з пам'яті чергового командного слова здійснюється тоді, коли в черзі виявляються два вільних байта. Чергу збільшує швидкодію процесора в разі послідовного виконання команд. При вибірці команд переходів, запитів і повернень з підпрограм, обробки запитів переривань чергу команд скидається, і вибірка починається з нового місця програмної пам'яті.

Ще одним завданням шинного інтерфейсу є формування фізичного 20-розрядної адреси з двох 16-розрядних слів. Першим словом є вміст одного із сегментних регістрів CS, SS, DS, ES, а друге слово залежить від типу адресації, операнда або коду команди. Підсумовування 16-розрядних слів відбувається зі зміщенням на 4 розряди і здійснюється за допомогою суматора, який входить до складу шинного інтерфейсу..

1.1 Розробка схеми пристрою

Мікропроцесор - центральна частина будь-якої мікропроцесорної системи- включає в себе арифметико-логічний пристрій і центральний управляючий пристрій , що реалізує командний цикл. МП може функціонувати тільки в складі МПС, що включає в себе, крім МП, пам'ять, пристрої введення / виводу, допоміжні схеми (тактовий генератор, контролери переривань і прямого доступу до пам'яті, шинні формувачі, регістри та інше.

У будь якій МПС можна виділити наступні основні частини:

процесорний модуль;

пам'ять;

зовнішні пристрої (зовнішні ЗП + пристрої вводу / виводу);

підсистему переривань;

підсистему прямого доступу в пам'ять.

Рис. 1.2 Структура мікропроцесорної системи

Зв'язок між процесором та іншими пристроями МПС може здійснюватися за принципами радіальних зв'язків, загальної шини або комбінованим способом. У однопроцесорних МПС, особливо 8 - і 16-розрядних, найбільше поширення одержав принцип зв'язку "Загальна шина", при якому всі пристрої підключаються до інтерфейсу однаковим чином (Рис. 1.2). Всі сигнали інтерфейсу діляться на три основні групи - даних, адреси і управління. Численні різновиди інтерфейсів "Загальна шина" забезпечують передачу по роздільним або мультиплексованих лініях (шин). Наприклад, інтерфейс Microbus, з яким працюють більшість 8-розрядних МПС на базі i8086, передає адресу і дані по роздільним шинам, але деякі керуючі сигнали передаються по шині даних. Інтерфейс Q-bus, використовуваний в мікроЕОМ фірми DEC (вітчизняний аналог - мікропроцесори серії К1801) має мультиплексорну шину адреси / даних, по якій ця інформація передається з поділом у часі. Природно, що при наявності мультиплексорної шини до складу ліній управління необхідно включати спеціальний сигнал, що ідентифікує тип інформації на шині. Обмін інформацією по інтерфейсу проводиться між двома пристроями, один з яких є активним, а інше - пасивним. Активний пристрій формує адреси пасивних пристроїв і керуючі сигнали. Активним пристроєм виступає, як правило, процесор, а пасивним - завжди пам'ять і деякі ВП. Однак іноді швидкодіючі ВП можуть виступати в якості задаючого пристрою (активного пристрою) на інтерфейсі, керуючи обміном з пам'яттю. Концепція "Загальної шини" припускає, що звернення до всіх пристроїв МПС проводиться в єдиному адресному просторі, проте, в цілях розширення числа адресуються об'єкти, в деяких системах штучно розділяють адресні простори пам'яті і ВП, а іноді навіть і пам'яті програм і пам'яті даних.



2. Архітектура обчислювальної системи

2.1 Архітектура мікропроцесора

Архітектура мікропроцесорної системи - це її абстрактне уявлення, яке відображає структурну, схемо-технічну і логічну організацію. Поняття архітектури є комплексним і включає в себе: структурну схему, засоби і способи доступу до елементів структурної схеми, організацію і розрядність інтерфейсів, набір і доступність регістрів, організацію та способи адресації пам'яті, способи представлення і формати даних, набір машинних команд, формати машинних команд , обробку нештатних ситуацій (переривань).

Мікропроцесор - програмно-апаратний керований пристрій, призначений для обробки цифрової інформації і керування процесом цієї обробки. Структурно мікропроцесор складається з таких підсистем:

- пристрій шинного інтерфейсу враховує пріоритети звернення до шини і координує передачі даних;

- пристрій декодування команд отримує команди від пристрою перед вибірки і перетворює їх в точки входу в мікрокод і керуючі сигнали низького рівня.

- пристрій мікропрограмного управління виконує мікрокод (керуючі програми мікропроцесора) і управляє цілочисловим пристроєм;

- цілочисельний операційний пристрій містить регістри загального призначення і арифметико-логічний пристрій, що забезпечує виконання всіх арифметичних і логічних команд з системи команд мікропроцесора.

Системна шина - це сукупність провідників, що з'єднують ЦП з пам'яттю і пристроями введення-виведення. Провідники шини об'єднані в три групи: лінії даних, лінії адреси, лінії управління. Процесор виставляє на шину адреси адресу обираних з пам'яті команд (або даних), які по шині даних поступають в шести-байтний буфер (черга команд), а потім виконуються. Шину даних можна представити у вигляді 16 провідників, в кожному з яких може протікати напруга заданого рівня (сигнал 1), або відсутність (сигнал 0). Таким чином, мікропроцесор оперує з двійковою системою числення . За допомогою 16-розрядної шини даних можна передавати числа від 0 (у всіх провідниках сигнал 0) до 65535 біт (у всіх провідниках сигнал 1). Шина адреси 20 розрядна. Тому МП може адресувати 220-1 комірок пам'яті, тобто 1 Мб.

Шина містить чотири 16-розрядних регістра адреси сегмента і один 16-розрядний покажчик команд, аналогічний лічильнику команд в мікропроцесорах 8080 і 8085. Весь простір пам'яті мікропроцесора 8086 ємністю 1М байт розділене на сегменти по 64К байт. Забезпечується прямий доступ ЦП відразу до чотирьох таких сегментів, базові адреси яких містяться в регістрах адреси сегмента.

Перший з сегментних регістрів називається регістром програмного сегмента. Він вказує на поточний сегмент програм, з якого виробляється вибірка команд. Дійсну адресу команди в пам'яті обчислюється шляхом додавання вмісту регістра програмного сегмента з вмістом КК.

Другий регістр - регістр стекового сегмента визначає поточний стековий сегмент, в якому повинні виконуватися операції над стеком. Дійсну адресу стека виходить додатком вмісту регістра СС до вмісту УС виконавчого блоку.

Третій регістр - регістр інформаційного сегмента вказує сегмент пам'яті, в якому в даний момент зберігаються змінні виконуваної програми. Регістром додаткового сегмента вказується поточний додатковий сегмент пам'яті (четвертий блок ємністю 64К), в якому зазвичай зберігаються дані. Всі сегментні регістри доступні для програм і можуть брати участь у їх виконанні.

Регістри. Всього в процесорі i8086 є 14 16-розрядних регістрів:

- 4 регістри загального призначення(AX, BX, CX, DX);

- 2 індексні регістри (SI, DI), 2 вказівні (BP, SP);

- 4 сегментні регістри (CS, SS, DS, ES),

- програмний лічильник або показник команди(IP) і регістр

прапорів(FLAGS, включає 9 прапорів).

При цьому регістри даних (AX, BX, CX, DX) допускали адресацію не лише цілих регістрів, але і їх молодшої половини(регістри AL, BL, CL, DL) і старшої половини(регістри AH, BH, CH, DH), що дозволяє використовувати не лише нове 16-розрядне ПЗ, але зберігало сумісність зі старими програмами (правда, їх необхідно було, принаймні, перекомпілювати).

Шини. Розмір шини адреси був збільшений з 16 біт до 20 біт, що дозволило адресувати 1 Мбайт (220 байт) пам'яті. Шина даних була 16-розрядною. Проте в мікропроцесорі шина даних і шина адреси використовували одні й ті ж контакти на корпусі. Це призвело до того, що не можна одночасно подавати на системну шину адреси і дані. Мультиплексування адрес і даних в часі скорочує число контактів корпусу до 20, але й уповільнює швидкість передачі даних.

Робота з пам'яттю. Для того щоб адресувати більший, ніж і8080, обсяг пам'яті, треба було змінити спосіб адресації пам'яті. Адже якщо використовувати старі методи, коли адресу до комірки пам'яті містився у вказівних регістрах, то довелося збільшувати розмір тих самих регістрів, щоб мати можливість звертатися до більшого обсягу пам'яті. Тому для адресації 1 Мбайт пам'яті застосовували наступну схему. На шину адреси подавалася фізична адреса розміром 20 біт, яка формувалася шляхом складання вмісту одного із сегментних регістрів (16 біт), помноженого на 24, з вмістом вказівного регістра: таким чином, адресація комірки пам'яті вироблялася за номером сегмента і ефективною адресою комірки в сегменті (яка також називається зсувом). Якщо результат додавання виявлявся більше ніж 220 -1, то 21-ий біт відкидався; така дія називається "загортанням" адреси (англ. adress wraparound). Цей метод згодом (після появи захищеного режиму) назвали реальним режимом адресації процесора, такий режим дозволяє адресувати до 1 Мбайт пам'яті.

Для того, щоб адресувати 1 мегабайт пам'яті (20 біт адреси) з використанням 16-бітових регістрів використовується сегментування. Старші 4 біт адреси виводяться на окремі контакти корпусу, а молодші 16 виводяться на поєднану шину адреси-даних. Але межа сегменту не жорстка, а плаваюча. Для того, щоб адресувати потрібний сегмент використовуються 16-бітові регістри сегменту, значення яких зсувається на 4 біта вгору і складається з вказівним 16-бітовим регістром. Отримане значення - 20 бітова адреса пам'яті або пристрою виводиться на контакти. Якщо результат складання виявляється більше ніж 1 мегабайт, виводяться тільки молодші 20 біт адреси, 21-біт відкидається.

Таким чином, пам'ять розділяється на сегменти, розміром 64 Кбайт кожен і починаються з адреси, кратної 16 (межа параграфа); пам'ять в 1 Мбайт розділялася, таким чином, на 16 сегментів. Ці 16 сегментів називають сторінками пам'яті. У комп'ютері, подібному IBM PC, останні 6 сторінок(A, B, C, D, E, F) пам'яті(т. зв. верхня пам'ять - англ. upper memory) використовувалися для відеопам'яті і BIOS- а, це обмежувало пам'ять, доступну користувачеві, об'ємом в 640 Кбайт(т. зв. звичайна пам'ять - англ. conventional memory; сторінки 0~9).

На той час такий режим адресації забезпечував безліч переваг : ємність пам'яті могла складати до 1 Мбайт, хоча команди оперували 16-бітовими адресами; спрощувалося використання окремих областей пам'яті для програми, її даних і стоку; спрощувалася розробка пристроїв, сумісних один з одним.

Система команд процесора i8086 складається з 98 команд (і більше 3800 їх варіацій) : 19 команд передачі даних, 38 команд їх обробки, 24 команди переходу і 17 команд управління процесором. Можливі 7 режимів адресації. Мікропроцесор не містив команди для роботи з числами з плаваючою комою. Ця можливість реалізовувалася окремою мікросхемою, що називається математичний співпроцесор, який встановлювався на материнській платі. Співпроцесор зовсім не обов'язково мав бути зроблений Intel (модель i8087), наприклад, деякі виробники мікросхем, такі як Weitek, випускали продуктивніші співпроцесори, ніж Intel.

Система команд процесора i8086 включає в себе декілька дуже потужних рядкових інструкцій. Якщо інструкція має префікс REP (повтор), то процесор виконуватиме операції з блоками - переміщення блоку даних, порівняння блоків даних, присвоєння певного значення блоку даних певної величини, і так далі, тобто, одна інструкція 8086 з префіксом REP може виконувати 4-5 інструкцій, що виконуються на деяких інших процесорах. Але слід згадати, що подібні прийоми були реалізовані і в інших процесорах - Zilog Z80 мав інструкції переміщення і пошуку блоків, а Motorola 68000 може виконувати операції з блоками, використовуючи всього дві команди.

У мікропроцесорі i8086 була використана початкова форма конвеєрної обробки. Блок інтерфейсу з шиною подавав потік команд до виконавчого пристрою через 6-байтову чергу команд. Таким чином, вибірка та виконання нових команд могли відбуватися одночасно. Це значно збільшувало пропускну спроможність процесора і позбавляло необхідності чекати зчитування команди з пам'яті при зайнятому іншими операціями інтерфейсі мікросхеми (у той час швидкість пам'яті значно випереджала швидкість цього процесора).

Рис. 2.1 Структура мікропроцесора І8086

2.2 Архітектура мікроконтролера

Мікроконтролер Intel 8051, створений в 1980 році, став воістину класичним зразком пристроїв даного класу. Цей 8-бітний чіп поклав початок цілому сімейству мікроконтролерів, які панували на ринку аж до недавнього часу. Аналоги І8051 випускали радянські підприємства в Мінську, Києві, Воронежі, Новосибірську, на них виросло ціле покоління вітчизняних розробників. Більшість фірм виробників мікроконтролерів і сьогодні випускають пристрої, засновані на цій архітектурі. Серед них Philips, Atmel, Dallas, OKI, Siemens - можна перерахувати понад півтора десятків імен. Але 51-е сімейство поступово здає свої позиції більш молодим і досконалим мікроконтролерам.

Якщо представити всі типи сучасних мікроконтролерів, то можна здивуватися величезною кількістю різноманітних приладів цього класу, доступних споживачеві. Однак всі ці пріори можна розділити на наступні основні типи:

- вбудовувані (embedded) 8-розрядні мікроконтролери;

- 16 - і 32-розрядні мікроконтролери;

- цифрові сигнальні процесори.

Промисловістю випускаються дуже широка номенклатура вбудованих МК. У них всі необхідні ресурси (пам'ять, пристрої введення/виведення і т.д.) розташовуються на одному кристалі з процесорним ядром. Якщо подати живлення і тактові імпульси на відповідні входи МК, то він почне працювати. Зазвичай МК містять значну кількість допоміжних пристроїв, завдяки чому забезпечується їх включення в реальну систему з використанням мінімальної кількості додаткових компонентів. До складу цих МК входять:

- схема початкового запуску процесора (Reset);

- генератор тактових імпульсів;

- центральний процесор;

- пам'ять програм (E (E) PROM) і програмний інтерфейс;

- засоби введення / виведення даних; Таймери, що фіксують число командних циклів.

Загальна структура МК показана на рисунку 2.2. Ця структура дає уявлення про те, як МК зв'язується із зовнішніми пристроями.

Рис. 2.2 Структура мікроконтролера MCS-51

- вбудований монітор / відладчик програм;

- внутрішні засоби програмування пам'яті програм (ROM);

- обробка переривань від різних джерел;

- аналогове введення / виведення;

- послідовне введення / виведення (синхронний і асинхронний);

- паралельне введення / виведення (включаючи інтерфейс з комп'ютером);

- підключення зовнішньої пам'яті (мікропроцесорний режим).

Система команд. Залежно від кількості використовуваних кодів операцій системи команд МК можна розділити на дві групи: CISC і RISC.

Термін CISC означає складну систему команд і є абревіатурою англійського визначення Complex Instruction Set Computer. Аналогічно термін RISC означає скорочену систему команд і походить від англійського Reduce Instruction Set Computer. Систему команд МК 8051 можна віднести до типу CISC. Однак, не дивлячись на широку поширеність цих понять, необхідно визнати, що самі назви не відображають головної відмінності між системами команд CISC і RISC.

Типи пам'яті мікроконтролера. Можна виділити три основні види пам'яті, які використовуються в МК:

- пам'ять програм;

- пам'ять даних;

- регістри МК.

Пам'ять програм являє собою постійну пам'ять, призначену для зберігання програмного коду і констант. Ця пам'ять не змінює вмісту в процесі виконання програми. Пам'ять даних призначена для зберігання змінних в ході виконання програми.

Регістри МК - цей вид пам'яті включає внутрішні регістри процесора і регістри, що служать для керування периферійними пристроями. Для зберігання програм зазвичай служить один з видів постійної пам'яті: ROM (масочний ПЗП), PROM (однократно програмовані ПЗП), EPROM (електрично програмовані ПЗП з ультрафіолетовим стиранням) або EEPROM (ПЗП з електричним записом і стиранням, до цього виду також відносяться сучасні мікросхеми Flash-пам'яті). Всі ці види пам'яті є енергонезалежними - це означає, що вміст пам'яті зберігається після вимкнення живлення МК. Багаторазові програмовані ПЗП - EPROM і EEPROM (Electrically Erasable Programmable Memory) розділяються на ПЗП із ультрафіолетовим стиранням, опроміненням (випускаються в корпусах з вікном), та МК з електрично перепрограмовуючою пам'яттю, відповідно. В даний час протоколи програмування сучасної EEPROM пам'яті дозволяють виконувати програмування МК безпосередньо у складі системи, де він працює.

Такий спосіб програмування отримав назву - ISP (In System Programming). і тепер можна періодично оновлювати програмне забезпечення МК без видалення з плати. Це дає величезний виграш на початкових етапах розробки систем на базі МК або в процесі їх вивчення, коли маса часу йде на багаторазовий пошук причин непрацездатності системи та виконання наступних циклів стирання-програмування пам'яті програм. Функціонально Flash-пам'ять мало відрізняється від EEPROM. Основна відмінність полягає в здатності стирання записаної інформації. У пам'яті EEPROM стирання проводиться окремо для кожного осередку, а в Flash-пам'яті стирання здійснюється цілими блоками. ОЗП (RAM) - оперативний запам'ятовуючий пристрій, використовується для зберігання даних. Цю пам'ять називають ще пам'яттю даних. Число циклів читання і запису в ОЗП необмежено, але при відключенні живлення вся інформація втрачається.

Програмування. Програмування мікроконтролерів зазвичай здійснюється на асемблері або Сі, хоча існують компілятори для інших мов, використовуються також вбудовані інтерпретатори Бейсіка і Форту. Для відлагодження програм використовуються програмні симулятори (спеціальні програми для персональних комп'ютерів, що імітують роботу мікроконтролера), внутрішньосхемні емулятори (електронні пристрої, що імітують мікроконтролер, які можна підключити замість нього до вбудованого пристрою, що розробляється) та інтерфейс JTAG.



3. Розробка функціональної схеми пристрою

3.1 Розробка модуля центрального процессора

Для побудови модуля ЦП потрібно забезпечити синхронізацію роботи системи та узгодження роботи ЦП із системною шиною.

Для роботи синхронізації використовують генератор тактових імпульсів і8284, який генерує сигнали синхронізації для ЦП і периферійних пристроїв, а також синхронізує зовнішні сигнали готовності і початкового встановлення з тактовими сигналами МП. Генератор тактових імпульсів містить подільники частоти 3 і на 2 та логіку керування сигналами скидання і готовності. Робота генератора стабілізує кварцовим резонатором, який приєднується до входів x1, x2. Вхід TANK використовується для додаткового приєднання паралельного резонансного LC - контура, що дозволяє працювати на вищих гармоніках кварцового резонатора. Вхід F/C дозволяє обрати зовнішній або внутрішній генератор. У випадку коли обирають зовнішній генератор із частотою імпульсів F то його підключають до входу EFI.2

Схема формування тактових імпульсів формує сигнали: CLK - тактової частоти Fclk для ЦП, PCLK - тактової частоти FPCLK для керування периферійними ВІС, OSC - тактової частоти ЗГ, які потрібні для керування пристроями та контролю частоти. Схема формування тактових імпульсів має вхід зовнішньої синхронізації CSYNC, за допомогою якого можна синхронізувати роботу декількох генераторів тактових імпульсів, які входять до складу системи.

Вихідний сигнал READY використовується для підтвердження готовності до обміну. Схема формування сигналу READY побудована так, щоб спростити вмикання системи в інтерфейсну шину стандарту Multibus, і містить дві ідентичні пари сигналів RDYI, AEN1 та RDY2, AEN2, об'єднаних схемою АБО. Сигнали RDYI та RDY2 формуються елементами, які входять до складу системи, і свідчать про їхню готовність до обміну. Сигнали AENI та AEN2 дозволяють формування сигналу READY за сигналами RDY1 та RDY2, підтверджуючи адресацію елементів.

Схема формування вихідного сигналу скидання RESET має на вході тригер Шмітта, а на виході - тригер, що формує фронт сигналу RESET по зрізу сигналу CLK. Зазвичай до входу RES приєднується RC-коло, що забезпечує автоматичне формування сигналу при вмиканні джерела живлення.

Узагальнена структурна схема буферного регістра містить вісім D-тригерів з вихідними схемами SW, які мають три стани. Сигнали запису інформації STB і дозволу вибірки ОЕ спільні для всіх тригерів ВІС. У буферному регістрі до схем SW приєднуються прямі виходи D-тригерів. Запис інформації в D-тригерах здійснюється по зрізу сигналу STB. Малий вхідний і досить великий вихідний струми дозволяють використовувати ВІС буферних регістрів як регістри-фіксатори або шинні формувачі. При використанні буферних регістрів як шинних формувачів вхід STB з'єднується з виводом живлення +5 В через резистор опором 1 кОм, а вхід ОЕ - із спільною шиною.

3.2 Опис функціональної схеми мікропроцесорного модуля

Мікропроцесор i8086 увімкнений у мінімальному режимі. Схема синхронізації реалізована на базі ВІС тактового генератора i8284, на вхід RDYI якої подається сигнал готовності зовнішніх пристроїв або пам'яті до обміну. У мінімальному режимі використовується одна шина, тому вхід RDY2 з'єднаний через резистор з виводом живлення. Демультиплексування шини адреси/даних і шини адреси/стану на дві шини здійснюється за допомогою трьох регістрів-фіксаторів i8282. Формувач 16-розрядної шини даних виконано на двох ВІС шинних формувачів i8286.

У мінімальному режимі процесор формує керувальні сигнали шин формувачів і регістрів-фіксаторів, а також сигнали М /IO, RD, WR, з яких за допомогою логічних елементів формуються чотири сигнали керування читанням/записом для пам'яті і ПВВ. Шини адреси, даних і керування переводяться у Z-стан сигналом BUSEN, що формує контролер ПДП.

3.3 Розробка функціональної схеми блоку введення/виведення

Модуль вводу / виводу містить в собі два порти - паралельний порт вводу, виконаний на мікросхемі І8255, і послідовний порт виводу, виконаний на мікросхемі І8251. Так само до складу модуля введення / виводу входять комбінаційні логічні схеми виконують роль дешифраторів адреси портів, і логічна схема, що фіксує зміну стану інформаційних входів порту введення, для формування сигналу запиту переривання. Функціональна схема модуля введення / виводу представлена ??на рисунку 3.1.Входи / виходи даної мікросхеми 8255 з'єднані з шиною даних, адресні входи А0 та А1 з'єднані з відповідними розрядами адресної шини, причому вхід А1 з'єднаний з лінією першого розряду шини адреси через інвертор. З шини управління на входи WR і RD мікросхеми надходять сигнали читання і запису даних, на вхід CS (вибір мікросхеми) надходить сигнал від дешифратора адреси виконаного на мікросхемах DD2, DD3. На мікросхемах DD7 ч DD15, виконана схема забезпечує формування сигналу запиту переривання IRQ0, при будь-якій зміні інформації на входах PA0 ч PA7 мікросхеми 8255. Входи / виходи даних мікросхеми 8251 з'єднані з шиною даних, вхід C / D (команди / дані) з'єднаний з молодшим розрядом адресної шини, з шини управління на входи WR і RD мікросхеми надходять сигнали читання і запису даних, на вхід CS (вибір мікросхеми) надходить сигнал від дешифратора адреси, виконаного на мікросхемі DD4. На вхід CLK (синхронізація) і RST (скидання) надходять відповідні сигнали (формуються тактовим генератором) з шини управління. Сигнал з виходу TxE сигналізує про те, що порт передав дані на периферійний пристрій і готовий прийняти черговий байт від процесора для передачі, надходить на шину управління як сигнал запиту переривання IRQ1.



4. Розробка програмного забезпечення

4.1 Опис процессу

Процесс "Основний"

початок

якщо 0 то "процес поченається"

далі 0 то виконати "взяти плату "

чекаєм сигнала 1 на "плата взята"

якщо 1 виконати дію "зажати плату "

якщо 0 "щось не спрацювало"

перевірка

якщо 1 то "рідина в ванні"

якщо 0 то "щось не спрацювало "

підняття

якщо 0 на "плата рухається"

чекаєм сигнала 0 на "ванна"

якщо 1 то " плата рухається "

якщо 0 то "опустити зажим"

якщо буде сигнал 0 то "зажим опущений"

якщо 1 то "опустити зажим"

витримується 20 хв.

Пілся цього якщо 0 то "підняти плату"

чекає сигнала 0 на "плата піднята"

якщо 1 то "підняти зажим"

якщо 0 то " плата рухається"

чекае сигнала 1 на "завершення процесу"

якщо 1 то " плата рухаеться"

якщо 1 то "процес іде"

якщо 0 то "процес закінчений"

Кінець

Процес "Аварія"

початок

якщо датчик " Плата затиснена " = 0

то

під. 1 на "процес іде"

звуковий сигнал

Кінець

Процес "Аварія 1"

початок

якщо датчик " рідина в ванні " = 0

то

під. 1 на "процес іде"

звуковий сигнал

Кінець

4.2Лістинг програми

ORG 0000H

JMP INIT

ORG 0100H

INIT: LXI SP,1BFFH

MVI A,82H

OUT DH

EI

MAIN: MVI A,11001111 ; PROZ. IDET , ZAZAT PLATU

OUT 8H

IN 9H

ANI 00000001; PORASR I

JZ MAIN ; SIG PLATA ZAZATA

MVI A,11011111 ; PLATA ZAZATA SNIM

OUT 8H

IN 9H ; ZIDKOST W WANNE

ANI 00000100;

JZ AWAR

GDW1: MVI A,11010111 ; GORIZ DWIZENIE

OUT 8H

IN 9H

ANI 00000010 ; WANNA

JZ GDW1

MVI A,11011111 ; GORIZ DWIZENIE SNIM

OUT 8H

OPZ: MVI A,11011011 ; OPUST ZAZIM

OUT 8H

IN 9H

ANI 00001000 ; ZAIZM OPUZEN

JZ OPZ

MVI B,15D ; OZIDAEM 15 MIN

TAY: LXI D,60

LXI H,FFFFH

MT: DCX H

JNZ MT

DCX D

JNZ MT

DCR B

JNZ TAY

PDNZ: MVI A,11011101 ; PODNYT ZAZIM

OUT 8H

IN 9H

ANI 00010000 ; ZAIZM PODNYT

JZ PDNZ

MVI A,11011111 ; PODNYT ZAZIM SNIM

OUT 8H

GDW2: MVI A,11010111 ; GORIZ DWIZENIE

OUT 8H

IN 9H

ANI 00100000 ; KONEZ

JZ GDW2

MVI A,10111111 ; PROZES OKONZEN

OUT 8H

HLT

ORG 38H

AWAR: MVI A,01111111 ; ZWUK I GASNET PROZESS IDET

OUT 8H

HLT



Висновок

В даній курсовій роботі було розроблену мікропроцесорну систему, що складається з мікропроцесора I8086, ПЗП, ОЗП, ЦАП і послідовного порту введення виведення.

Розроблено систему типу мікроконтролера на порт введення-виведення КР580ВВ51 та модуль пам'яті, програмований таймер. Однопроцесорна система містить ОЗП ємністю 10 Кб та ПЗП ємністю 10 Кб. До цієї системи можливе підключення зовнішніх пристроїв.

Для реалізації раціональної і безвідмовної роботи схеми було реалізовано правильне завдання сигналів CS на пам'яті і послідовному інтерфейсі шляхом адресації інвертованих старших розрядів шини адреси. Для даного пристрою передбачено алгоритм роботи, який передбачає обробку основного процесу.

Були описані в аналітичному, структурному і розрахунково-графічному вигляді всі необхідні вузли та елементи.

Розроблена програма керування мікроконтролера на мові низького рівня ASEMBLER для мікропроцесора і8086,який є надзвичайно поширеним, що спрощує підбір комплектуючих та периферійних пристроїв при виникнені потреби чи ремонтних роботах приладу.

Самі мікропроцесори одержали не менш широке поширення, чім комп'ютери , вони вбудовуються в кухонні плити для готування їжі, навіть у годинник. Незважаючи на велику різноманітність типів МП та функцій, що вони виконують, логіка побудови систем і створення програмного забезпечення залишається незмінною. Вивчення загальних принципів побудови, особливостей архітектури, використання різних видів пам'яті та програмування мікропроцесорних комплектів дає теоретичну базу для розробки і використання мікропроцесорних систем різних типів.



Список використаної літератури

1. Бойко В.И. и др. Схемотехника электронных систем. Микропроцессоры и микроконтроллеры. - СПб.: БХВ-Петербург, 2004.

2. Угрюмов Е.П. Цифровая схемотехника. СПб: БХВ-СПб, 2000.

3. Большие интегральные микросхемы запоминающих устройств: справочник. М.: Радио и связь, 1990.

4. Бойко В.И. и др. Схемотехника электронных систем. Аналоговые и импульсные устройства. СПб.: БХВ-Петербург, 2004.

5. Опадчий Ю.Ф. и др. Аналоговая и цифровая электроника. - М.: Радио и связь, 1997.

6. Пухальский Г. И. Проектирование микропроцессорных систем. СПб.

7. МикроЭВМ: Практическое пособие / Под ред. Преснухина Л. Н. Кн.2. Персональные ЭВМ. - М.: Высшая школа, 1988.

8. Микропроцессоры и микропроцессорные комплекты интегральных

микросхем. Справочник в 2-х томах /Под ред. Шахнова В.А. - М.: Радио и связь, 1988.

9. Балашов Е. П., Пузанков Д. В. Микропроцессоры и микропроцессорные системы /Под ред. Смолова В. Б. - М.: Радио и связь, 1981.

10. И. Вязаничев, И. Липкин КомпьютерПресс. Режим доступу до ресурсу:

http://e-al.narod.ru/cpress02/cpu.htm

11. Микроконтроллер i8051 (КМ1816ВЕ51). Справочник. Режим доступу до ресурсу: http://ukr-cat.narod.ru/book_html/ch21.html

12. Семейство микроконтроллеров Intel. Режим доступу до ресурсу:

http://dfe.karelia.ru/koi/posob/micropr/intel.htm

13. Береговой Станислав. Структура процессора Intel 8086

Размещено на Allbest.ru