Расчет производительности процессора

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Контрольная работа

Архитектура компьютеров

Расчет производительности процессора

Выполнил:

Степанов И.С.

1.Основные теоретические положения

Центральный процессор выполняет основную работу по преобразованию данных в вычислительной системе, а также осуществляет в ней функции автоматизированного управления в соответствии с алгоритмами управляющей программы операционной системы. В частности, центральный процессор взаимодействует с каналами ввода-вывода, запуская операции ввода-вывода и получая информацию о результатах их выполнения, а также о состоянии системы ввода-вывода.

Центральный процессор - это устройство, обеспечивающее обработку данных по заданной программе и осуществляет следующие основные типы операций: выполнение команд, прерывание, сброс, регистрацию состояния (запись информации о состоянии вычислительной системы в целом или ее отдельных компонентов в определенные области основной памяти). Программу и обрабатываемые по ней данные процессор выбирает из основной (оперативной) памяти. Процессор включает в себя, в большинстве случаев, одно или несколько операционных (или арифметическо-логических устройств), устройство управления, локальную память, средства контроля и диагностики.

Арифметическо-логическое устройство (АЛУ) выполняет операции преобразования данных. Оно включает в себя один или несколько сумматоров, а также регистры для хранения промежуточных данных и результатов преобразований. Арифметическо-логическое устройство может быть расширено специализированными операционными устройствами: с двигателем; быстрым умножителем; десятичным сумматором; конвертером и др. Устройство управления (УУ) - автомат, управляющий процессами передачи и обработки информации в процессоре. Это устройство принимает команды и формирует последовательность управляющих сигналов, проверяет их и т. п. Оно участвует в работе функциональных узлов путем выдачи синхронизирующих и управляющих сигналов. В составе процессора может находиться локальная память различного функционального назначения: рабочие регистры, РОН, регистры-указатели, управляющие регистры, регистры служебных слов и т. п. Служебная память может использоваться для буферизации данных и команд, хранения таблиц преобразования адреса, ключей защиты и др. Процессор может включать в себя набор специальных системных средств: службу времени (суточные часы, таймер и т. п.), средства межпроцессорной связи, пульт управления системой и др. Средства контроля и диагностики позволяют обнаруживать и устранять неисправности без потери производительности процессора. Процессор выполняет программу, выбираемую из основной (оперативной) памяти, в несколько следующих этапов: выборка команды, распаковка команды и выборка операндов, выполнение операции и запись результатов в основную память, а, при необходимости, и обработку прерывания, изменение состояния процессора или системы в целом. Логическая структура ЦП (рис.1) включает ряд функциональных средств: средства обработки, средства управления системой и программой, локальная память, средства управления каналами и основной памятью, системные средства.

Рис. 1 Логическая схема процессора.

Средства обработки обеспечивают выполнение операций с фиксированной и плавающей запятой, операций с десятичными данными и полями переменной длины. Локальная память состоит из регистров общего назначения и регистров с плавающей точкой, а также управляющих регистров.

Средства управления каналами обеспечивают хранение данных (буфер данных канала), подготовленных к передаче или принятых из канала, а также управление приоритетными доступам обрабатывающей подсистемы через канал ввода/вывода к периферийному оборудованию.

Центральный процессор ЭВМ включает в себя следующие базовые средства принципов работы ЭВМ:

- локальную память: регистры общего назначения (16x32 р), регистры плавающей запятой (4x64 р), управляющие регистры (16x32 р);

- полный набор команд: команды арифметики с фиксированной и плавающей запятой, команды десятичная арифметика;

- системные средства: прямое управление, интервальный таймер, часы, компаратор, защита памяти, средство условного обмена и т. д.

Для хранения текущей информации обрабатываемой программы в центральном процессоре имеется локальная память: 16 регистров общего назначения, 4 регистра (для операндов) с плавающей точкой (по 64 двоичных разряда). Процессор также использует область основной памяти, которая является постоянно распределенной областью процессора для хранения управляющей информации, а также информации прерывания и контроля.

Центральный процессор может обращаться за информацией к шестнадцати общим регистрам, имеющих нумерацию от 0 до 15. Они могут быть использованы для хранения индекса в операциях над адресами, как накапливающие регистры в арифметических операциях с фиксированной точкой и в логических операциях. В общий регистр можно поместить одно слово (32 байта).

Регистры общего назначения идентифицируются числами от 0 до 15 и задаются в команде с помощью четырех битового поля R1. Два смежных общих регистра (четный и следующий нечетный) могут использоваться для хранения одного операнда размером 8 байт.

В операционной арифметике с плавающей точкой используются 4 специализированных регистра емкостью 8 байт каждый. Они идентифицируются номерами 0, 2, 4 и 6. Каждый из них может содержать короткое (32-битовое) или длинное (64-битовое) число в формате с плавающей точкой. В операциях арифметики с плавающей точкой расширенной точности для 128-битовых чисел используются пары регистров с плавающей точкой 0-2 и 4-6.

К средствам управления памятью относятся буферная память, память ключей, защита и средства управления доступом к основной памяти.

К системным средствам относятся средства службы времени: часы астрономического времени, таймер и компаратор.

Интервальный таймер используется для отчета времени суток и интервалов времени. Обращение к интервальному таймеру для записи или чтения его значение может осуществляться любой командой, в которой предусмотрено обращение к основной памяти.

Компаратор используется для программной привязки процессов к определенному моменту времени.

Для приближенной оценки производительности процессора используем ограниченный набор форматов команд и операндов.

Форматы команд:

Формат регистр-регистр (RR)

Формат регистр-память (RX)

где КОП - код операции; R1 - регистр первого операнда; R2 - регистр второго операнда; Х2 - регистр индекса; В2 - регистр базы; D2 - смещение адреса.

Форматы операндов:

2. Выбор структуры процессора

Выбор структуры процессора определяется достижением заданной производительности при минимальных затратах оборудования.

Известны следующие способы повышения производительности процессора:

- совмещение отдельных этапов выполнения последовательно выбираемых команд и этапов выполнения операций;

- предвыборка и буферизация команд и операндов;

- введение нескольких операционных устройств;

- выбор алгоритмов ускоренного выполнения операций;

- специализация операционных устройств;

- введение в структуру буферной памяти (кэш-память);

- повышение уровня системы команд (спецоперации).

Каждый способ влечет за собой увеличение объема оборудования, а, значит увеличение стоимости процессора, снижение его эффективности, Поэтому необходимо оценивать целесообразность использования каждого способа с учетом затрат оборудования.

На рис. 2 показаны временные диаграммы выполнения команды с разбиением на этапы выполнения: БК - выборка команды; РК - распаковка команды; АО - вычисление адреса операнда; ВО - выборка операнда; ОП - выполнение операции; ЗР - запись результата. При этом отдельные этапы (PК, АО) могут быть выполнены за один такт, все другие этапы могут потребовать для своего выполнения нескольких тактов. Совмещение может выполняться только для этапов одинаковой длины; для случая, когда длительность совмещаемых этапов различна, длительность выполнения этапа выбирается по самому большому времени выполнения. Совмещение не может быть выполнено для взаимозависимых команд, так как выполнение следующей команды зависит от результата предыдущей операции: операция перехода или использование результата как операнда следующей операции.

Время выполнения команды процессором, при наличии совмещения, определяется выражением:

Т_КТ = (N-Nс+1),

где Т_КТ - время выполнения команды (тактов);

N - количество тактов выполнения команды;

Nc - количество совмещенных тактов.

Таким образом, производительность процессора определяется как количеством тактов выполнения каждой команды и временем перехода команд, так и количеством уровней совмещения обработки команд.

Метод совмещения выполнения команд обеспечивает увеличение пропускной способности устройств и при этом не изменяет время обработки отдельной команды. Поэтому, если среди команд встречаются зависимые, то пропускная способность процессора снижается на величину определенную характером зависимости совмещаемых команд. Зависимость команд как бы уменьшает число уровней совмещения, а, следовательно, и пропускную способность процессора.

Следует учитывать, что совмещение выполнения команд увеличивает объем оборудования и усложняет схемы управления тем сильнее, чем больше число уровней совмещения.

При выборе структуры процессора с совмещением выполнения команд должно быть определено:

- количество независимых исполнительных блоков;

- структура и алгоритмы работы исполнительных блоков;

- организация выполнения команд передачи управления;

- организация внутренней памяти процессора;

- степень совместного использования оборудования процессора в разных режимах обработки и управления.

На рис. 3 представлена структурная схема процессора с полным совмещением выполнения команд. Блок выборки команд (БВК) содержит собственный сумматор для вычисления адреса операнда. Буферы команд предназначены для хранения последовательности исполняемых команд, в том числе по двум альтернативным направлениям для быстрого перехода.

Блок выборки операндов имеет раздельные регистры адреса и операнда, что позволяет совмещать запрос на выборку и прием предыдущего операнда. Буферная память операндов хранит последовательность операндов и коды операций последовательно исполняемых команд.

Арифметико-логическое устройство (АЛУ) имеет регистры на входе и выходе основного сумматора, что позволяет подавать новые операнды одновременно с записью результата предыдущей операции.

Сверхоперативная буферная память позволяет сократить время обращения к основной памяти до 2-х машинных тактов.

Критерием эффективности структурного построения процессора для всех моделей ЭВМ является отношение производительности к стоимости,т.е. достижение заданной производительности при наименьших затратах оборудования. Технико-экономическая эффективность может быть определена следующим образом:

Р = Пр/Ср,

где Пр - реальная производительность процессора (млн. ком/с);

Ср - стоимость процессора.

В расчетах Ср учитываются только основные устройства, указанные в структуре.

1. Выполнение одиночной команды:

Т_к = Т_вк+Т_во+Т_оп+Т_зр+2*Т_м

ВК	PK	AO	BO	ОП	ЗР
------	------	------	------	====	------
№ такта: 1	2	3	4	5	6

2. Выполнение команд с частичным совмещением:

Т_к = Т_вк+Т_во+Т_оп+Т_зр

	BK	PK	AO	BO	ОП	ЗР
N	-----	-----	-----	-----	===	-----
					BK	PK	AO	BO	ОП	ЗР
N+1					-----	-----	-----	-----	===	-----
									BK	PK	AO	BO
N+2									-----	-----	-----	-----
№ такта	1	2	3	4	5	6	7	8	9	10	11	12

3. Выполнение команд в режиме полного совмещения:

Т_к = Т_оп

	ВК	РК	АО	ВО	ОП	ЗР
N	-----	-----	-----	-----	===	-----
		ВК	РК	АО	ВО	ОП	ЗР
N+1		-----	-----	-----	-----	===	-----
			ВК	РК	АО	ВО	ОП	ЗР
N+2			-----	-----	-----	-----	===	-----
				ВК	РК	АО	ВО	ОП	ЗР
N+3				-----	-----	-----	-----	===	-----
					ВК	РК	АО	ВО	ОП	ЗР
N+4					-----	-----	-----	-----	===	-----
						ВК	РК	АО	ВО	ОП	ЗР
N+5						-----	-----	-----	-----	===	-----
№ такта	1	2	3	4	5	6	7	8	9	10	11

Рис. 2 Принципы совмещения выполнения команд



Рис.3 Структурная схема процессора с совмещением выполнения команд

3. Расчет производительности процессора

процессор информация производительность

Расчет производительности процессора состоит из следующих этапов:

1. Выбора логической структуры процессора (состава устройств, их функции и принципы взаимодействия), исходя из принципов работы ЭВМ (ЭВМ общего назначения).

2. Обоснование выбора технических параметров процессора с целью обеспечения достижения заданного значения производительности:

- производительности П (млн. оп\с);

- машинного такта Т_м (нс);

- цикла локальной памяти Тл (нс);

- времени выборки из основной памяти Тп (нс).

3. Получение временных диаграмм и определение длительности выполнения основных команд процессора.

4. Оптимизация технико-экономических параметров процессора для достижения максимальной его эффективности, максимальной производительности при минимальной стоимости устройства, исходя из количества используемых элементов или объема памяти и соотношения - стоимость элементов устройства обратно пропорциональна техническим параметрам.

Для приближенной оценки производительности процессора будем использовать ограниченный набор форматов команд и операндов.

Оценим длительность основных операций, имеющих наибольшую встречаемость (вес) и потому определяющих производительность процессора (табл. 3). Будем делать оценку времени выполнения (Т) команды в количестве машинных тактов (Т_м).

1. Загрузка (регистр-регистр):

По команде LR производится выборка из регистра второго операнда и запоминание полученного значения в регистре первого операнда, с одновременным уничтожением его исходного содержимого.

2. Загрузка (память-регистр):

Команда L производит пересылку полного слова по адресу D2+(X2)+ +(B2) из основной памяти в регистр общего назначения R1.



3. Запоминание (регистр-память):

По команде ST содержимое общего регистра R1 помещается в основную память по адресу, который определяется как D2+(X2)+(B2).

4. Сложение/вычитание, фиксированная запятая (регистр-регистр):

Для выполнения команды AR содержимое регистра R1 складывается с содержимым регистра R2 и результат помещается в R1.

При выполнении SR от содержимого регистра R1 вычитается содержимое регистра R2 и результат заносится в R1.

5. Сложение/вычитание, фиксированная запятая (регистр-память):

По команде А содержимое первого операнда, считываемого из R1, складывается с содержимым второго операнда, находящегося в памяти по адресу D2+(B2)+(X2). Результат помещается в R1.

6. Сложение/вычитание, плавающая запятая (регистр-регистр):

При выполнении команды AER содержимое регистра с плавающей запятой FPR1 складывается с содержимым регистра FPR2 в следующей последовательности: сравниваются (СП) и выравниваются порядки (ВП), отрицательный операнд преобразуется в дополнительный код (ДК), результат операции (ОП) нормализуется (НР) и записывается в FPR1. При выполнении SER из содержимого регистра FPR1 в той же последовательности вычитается содержимое регистра FPR2, результат нормализуется и заносится в FPR1.

PK	BO	СП	ВП	ДК	ОП	НР	ЗР
------	------	------	------	------	------	------	------

Т = 8*Т_м= 8*23=184нс;

7. Сложение/вычитание: плавающая запятая, регистр-память:

По команде АЕ содержимое первого операнда, считываемого из регистра с плавающей запятой PPR1, суммируется, в указанном выше порядке, с содержимым второго операнда, находящегося в памяти по адресу D2+(B2)+ +(X2). Результат заносится в FPR1.

РК	АО	ВО	СП	ВП	ДК	ОП	НР	ЗР
------	------	------	------	------	------	------	------	------

Т=9*Т_м+Т_п=9*23+120=327нс

8. Умножение, фиксированная запятая (регистр-регистр):

Сомножители (слово) находятся в регистрах R2 и R1+1. По команде MR сомножители перемножаются и результат (двойное слово) заносится в R1 и следующий за ним регистр, обозначаемый как R1+1. Используется алгоритм умножения одновременно на 2 разряда множимого. Принимается соотношение коротких и длинных операндов: 80% и 20%.

РК	ВО	ОП	ЗР
------	------	--------------	------

Т = 10*Т_м*0,8 + 19*Т_м*0,2=10*23*0,8+19*23*0,2=271,4нс

9. Умножение, плавающая запятая (регистр-регистр):

Содержимое регистра FPR1 (двойное слово) умножается на содержимое регистра FPR2, результат (двойное слово) нормализуется (НР) и помещается в FPR1. Операция суммирования порядков совмещается с операцией перемножения мантисс. Используется алгоритм умножения одновременно на 2 разряда множимого. Принимается соотношение кратких и длинных операндов: 80% и 20%.

PK	BO	ОП	НР	ЗР
------	------	--------------	------	------

Т=16*Т_м*0,8+30*Т_м*0,2=16*23*0,8+30*23*0,2=432,4нс

10. Деление, фиксированная запятая (регистр-регистр):

По команде DR двойное слово в регистре R1 и R1+1 делится на содержимое регистра R2. По окончании выполнения деления частное помещается в R1+1, а остаток - в R1. Применяется алгоритм без восстановления остатка. Принимается соотношение кратких и длинных операндов: 80% и 20%.

PK	BO	ОП	ЗР
------	------	--------------	------

Т=19*Т_м*0,8+35*Т_м*0,2=19*23*0,8+35*23*0,2=510нс

11. Деление, плавающая запятая (регистр-регистр):

Делимое считывается из FPR1, делитель из FPR2. По окончании выполнения операций частное нормализуется и помещается в FPR1. Принимается соотношение кратких и длинных операндов: 80% и 20%.

Преобразование порядка совмещается с операцией деления.

PK	BO	ОП	НР	ЗР
------	------	--------------	------	------

Т=28*Т_м*0,8+56*Т_м*0,2=28*23*0,8+56*23*0,2=772,8нс

12, 13. Условный переход

При выполнении условия (ПУ), содержащегося в поле М1, происходит выбор следующей команды по адресу D2+(X2)+(B2), в противном случае выполняется следующая по порядку команда. При наличии альтернативного буфера команд считаем вероятность нахождения команды в буфере р=0,8.

Успешный переход:

РК	ПУ	ВА	ВК
------	------	-----	------

Т = 4*Т_м*0,8+Т_п*0,2=4*23*0,8+23*0,2=78,2нс

Неуспешный переход:

РК	ПУ
------	------

Т=2*Т_м=2*23=46нс

14. Операция алгебраического сравнения (регистр-регистр):

Команда CR производит сравнение содержимого (R2) и (R1) и устанавливает признак результата в соответствии с этой разностью. Содержимое регистров остается неизменным.

15) Операция сдвига влево/вправо (регистр-память):

SLL R1, D2 (B2)

0 31

Команда SLL производит сдвиг содержимого регистра R1 влево на количество разрядов, указанное как адрес второго операнда. Принимается средневероятное значение сдвига на 3 разряда.



Таблица 3. Расчет производительности процессора

№№ п. п.	Наименование и тип операции	Вес команды, %	Длительность (такт)	Среднее значение
			б/совм	совмещ	такт*%	нс*%
	Загрузка: память-регистр регистр-память регистр-регистр Сложение/вычитание: ф.зпт,регистр-регистр ф.зпт, регистр-память пл.зпт,регистр-регистр пл.зпт,регистр-память Умножение: ф.зпт,регистр-регистр пл.зпт,регистр-регистр Деление: ф.зпт,регистр-регистр пл.зпт,регистр-регистр Условный переход: успешный неуспешный Логические операции: сравнение (ф. зпт) сдвиг (на 3 разряда)	12,4 6,2 21,6 14,4 8,5 6,4 3,5 1,8 2,6 0,6 1,2 10,4 2,2 4,8 3,4		212		2628,8
				189		1171,8
				69		1490,4
				92		1324,8
				235		1997,5
				184		1177,6
				327		1144,5
				432,4		778,3
				271,4		705,6
				510		306
				772,8		927,3
				78,2		813,2
				46		101,2
				92		441,6
				138		469,2
	Суммарное значение			--		15477,8

Т_ср = 15477,8/15=1031,8533

Результаты разработки процессора ЭВМ заданной производительности показывает, что для данного уровня производительности технически и экономически целесообразным является использование элементной базы, позволяющей иметь машинный такт не более 60 нс, совмещенная обработка, при которой можно выполнять одновременно до 5 команд, и использование сверхоперативной буферной памяти емкостью не менее 64 Кбайт. Применение других методов ускорения операций: совмещение на этапе выполнения операции - получение промежуточных результатов (полусумм и поразрядных переносов); реализация операций умножения/деления на специальном устройстве с конвейерной обработкой и др., нецелесообразно.

Размещено на Allbest.ru