Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Содержание

Введение

1. Постановка задачи

2. Разработка и описание структурной схемы модуля

3. Разработка и описание алгоритма функционирования модуля

4. Обоснование функциональной схемы

5. Распределение адресов памяти и внешних устройств

6. Выбор и описание элементной базы

7. Разработка и описание принципиальной схемы модуля

8. Анализ функционирования модуля с использованием временных диаграмм

9. Обоснование алгоритма программного обеспечения

10. Описание программного обеспечения модуля

Заключение

Приложения

Введение

программный микропроцессорный модуль алгоритм

Целью данного курсового проекта является разработка специализированного микропроцессорного модуля, используемого в автоматизированных информационно-измерительных системах в качестве устройства управления и обработки информации. Устройство, обрабатывающее информацию в соответствии с программой, подаваемой по командам на его входы, и реализованное в одной или нескольких микросхемах. Совокупность интегральных схем, совместимых по конструктивно-технологическому исполнению и предназначенных для совместного применения при построении микро-ЭВМ и микропроцессорных систем, называется микропроцессорным комплектом (модулем).

Микропроцессорный модуль является завершенной конструктивной единицей, состоящей из одного или нескольких микропроцессоров, оперативной памяти, программируемых контроллеров прерывания и прямого доступа в память и ряда портов ввода/вывода. При необходимости они дополняются другими специализированными контроллерами и функциональными узлами.

Микропроцессорные модули являются основой системных блоков персональных и специализированных ЭВМ, используются для управления в периферийном оборудовании (принтерах, плоттерах, сканерах и клавиатурах). МП-модули также широко применяются в различных измерительных приборах и системах, устройствах управления и автоматики и сложных бытовых приборах. Основой любого микропроцессорного модуля является микропроцессор. Микропроцессор (МП) - устройство, обрабатывающее информацию в соответствии с программой, подаваемой по командам на его входы, и реализованное в одной или нескольких БИС. Очевидно, что МП не может функционировать без других интегральных схем, выполняющих функции синхронизации, согласования по нагрузке и др.

1. Постановка задачи

В данной курсовой работе требуется разработать микропроцессорный модуль, учитывая следующие исходные данные :

процессорный блок с разрядностью слова, равной восьми;

ОЗУ ёмкостью 32 Кбайта;

ПЗУ ёмкостью 32 Кбайта;

программируемый контролер прерываний;

порты ввода с НГМД;

порты вывода в КОП;

схемы сопряжения с внешними устройствами;

системное ПО.

В процессе проектирования необходимо выполнить следующее:

обосновать выбор структуры микропроцессорного модуля и привести описание функционирования модуля по структурной схеме;

разработать электрическую принципиальную схему модуля и привести ее подробное техническое описание;

проанализировать работоспособность схемы модуля с помощью временных диаграмм;

разработать алгоритм функционирования модуля;

разработать системное ПО модуля АИС и описать все его программные модули;

начертить чертеж печатной платы модуля;

написать пояснительную записку к проекту.

2. Разработка и описание структурной схемы модуля

На рисунке 1.1 представлена структурная схема микропроцессорного модуля. Разработка представленной структурной схемы велась на основе данных о составе микропроцессорного модуля (см. раздел «Постановка задачи»).

Рисунок 1.1 Структурная схема микропроцессорного модуля

Для структурной схемы приняты следующие обозначения:

ГТИ - генератор тактовых импульсов;

БФУ - буфер для защелкивания сигналов управления;

БФА - буфер для защелкивания адреса;

БФД - буфер для защелкивания данных;

ОЗУ - оперативная память;

ПЗУ - постоянная память;

ПКП - программируемый контроллер прерываний;

НГМД - накопитель на гибких магнитных дисках;

КОП - канал общего пользования;

КНГМД - контроллер НГМД;

ККОП - контроллер КОП.

Микропроцессор является ядром модуля. Он вырабатывает сигналы, необходимые для работы остальных устройств, входящих в состав модуля, и получает данные от этих устройств. ГТИ вырабатывает тактовые сигналы, подаваемые на соответствующие входы микропроцессора. Буферы адреса, данных и сигналов управления необходимы в силу малой нагрузочной способности по выходу соответствующих выводов микропроцессора. ОЗУ представляет собой память с возможностью записи/чтения, ПЗУ дает возможность считывать данные, но не изменять их. ПКП обрабатывает запросы на прерывание от ККОП и КНГМД. ККОП получает данные от микропроцессора и выдает их в линию коллективного пользования, обеспечивая при этом необходимый коэффициент разветвления по выходу. КНГМД осуществляет передачу данных от НГМД к микропроцессору, а также вырабатывает сигналы управления в привод НГМД.

Объединение блоков осуществляется посредством системы шин:

шины данных, по которой осуществляется обмен информацией между блоками микро-ЭВМ;

шины адреса, используемая для выдачи адреса при обращении к различным устройствам микро-ЭВМ;

шины управления - для передачи управляющих сигналов.

3. Разработка и описание алгоритма функционирования модуля

Алгоритм описан по структурной схеме модуля. Функционирование модуля сводится к осуществлению операций обмена данными между процессором и памятью, НГМД и КОП. Обмен данными осуществляется машинными циклам, длительность каждого из которых составляет от 3-х до 5-ти машинных тактов. Для одной операции обычно необходимо 2-3 машинных цикла.

При подаче питания или нажатии кнопки сброс ГТИ формирует сигнал RESET, подаваемый на процессор, последовательный и параллельный интерфейс, по которому происходит их установка в начальное состояние. Минимальная продолжительность сигнала RESET при первом включении МП составляет 50мкс, а при повторном запуске - четыре такта синхронизации. После окончания сигнала RESET процессор начинает выполнение цикла чтения кода команды из памяти по адресу 0000, которым является код команды перехода на начало программы тестирования и начальной инициализации модуля. Более подробное поведение процессора описано в разделе посвященном анализу работоспособности модуля по временным диаграммам.

После перехода на блок программ тестирования программа тестирования модуля проверяет работоспособность процессора путем проведения различных манипуляций с регистрами и выполнения различных операций и сравнения полученного результата с ожидаемым. Затем производится тестирование ПЗУ, ОЗУ и устройств ввода и вывода.

Тестирование ОЗУ заключается в следующем: вводим во все ячейки памяти число 01010101В, а потом считываем данные из ячеек и сравниваем их с 01010101В. Если после сравнения не будет установлен флаг Z, то ошибка. Контроль ПЗУ осуществляется с помощью подсчета контрольной суммы содержимого ПЗУ и сравнения с заранее известным значением.

В случае выявления неисправностей вызывается соответствующая подпрограмма ошибки - OSHIBKA, включающая сигнализирующий светодиод, а затем работа модуля останавливается командой HLT.

Далее идут процедуры начальной установки и инициализации портов ввода/вывода и представляют собой запись командных слов в соответствующие регистры контроллеров. В случае успешного завершения тестирования программа начальной инициализации устанавливает необходимые значения векторов прерываний, разрешает прерывания командой EI и передает управление пользовательской программе.

Дальнейшее функционирование системы состоит в выполнении пустого цикла, роль которого - ожидание поступления прерывания от внешнего устройства. При поступлении сигнала прерывания управление передается адресу по которому записана в памяти подпрограмма обслуживания прерывания. В данной системе это подпрограммы обслуживания ввода/вывода на внешние устройства.

Прежде чем рассмотреть способ осуществления обмена с устройством ввода (через НГМД) и устройством вывода (КОП) нужно привести описание выбранных для них интерфейсов взаимодействия с системой.

При необходимости сохранения данных на дискете организуется процесс вывода данных на накопитель гибких магнитных дисков. Обмен сообщениями производится между контроллером НГМД и накопителем. Внешнее устройство получает запрос на обмен, в случае его готовности он отвечает контроллеру о возможности производить передачу информации. Получив этот сигнал, микропроцессор передает на контроллер информацию побайтно, которая записывается сначала во внутренние его регистры, далее происходит программирование контроллера на соответствующий режим, после чего он передает информацию для записи на дискету в последовательном коде.

КНГМД может выполнять до 15 различных команд, каждая из которых загружается в контроллер многобайтовой пересылкой из процессора. Загрузка команды осуществляется в регистр данных. Состояние контроллера и накопителя контролируется с помощью анализа регистров состояния.

Формат команды «Запись данных»

Двухсторонняя операция	Плотность	0	0	0	1	0	1
0	0	0	0	0	Номер головки	Номер накопителя

Формат команды «Чтение состояния накопителя»

0	0	0	0	0	1	0	0
0	0	0	0	0	Номер головки	Номер накопителя

Формат команды «Поиск»

0	0	0	0	1	1	1	1
0	0	0	0	0	Номер головки	Номер накопителя
Номер цилиндра

Формат команды «Инициализация»

0	0	0	0	1	0	1	1
0	0	0	0	0	0	1	0

Формат команды «Определить»

0	0	0	0	0	0	1	1
Время шага	Время разгрузки головки
Время загрузки головки	Режим прерывания

Формат команды «Чтение состояния прерывания»

0	0	0	0	0	0	1	1
Номер цилиндра

Формат команды «Чтение информации сектора»

0	Плотность	0	0	1	0	1	1
0	0	0	0	Номер головки	Номер накопителя

После получения команды «Запись данных» контроллер загружает головку, а после ее установки начинает считывать информацию сектора. Когда номер очередного сектора совпадает с номером сектора, считанного с дискеты, контроллер байт за байтом получает данные от процессора и передает их для записи на диск. После записи данных в определенный сектор его номер увеличивается на единицу и происходит запись следующего поля данных. После завершения команды записи данных головка не разгружается, пока не закончится интервал ее разгрузки.

Команда «Чтение информации сектора» используется для определения положения головки. Команда «Поиск» происходит при перемещении головки записи на заданную дорожку. По команде «Инициализация» происходит перемещение головки записи на дорожку 0. Команда «Чтение состояния прерывания» может вырабатывается: если линия готовности накопителя изменяет состояние; если заканчивается выполнение команды поиска или инициализации. Команда «Определить» задает исходное значение для каждого из трех внутренних таймеров. Команда «Чтение состояния накопителя» позволяет прочитать содержимое регистра, который содержит информацию о состоянии накопителя.

Для обслуживания канала общего использования используется схема на основе контроллера КОП КР580ВК91А с подключением двух микросхем КР580ВА93, обеспечивающие достаточный для линии коллективного пользования коэффициент разветвления.

- Микросхема КР580ВК91А- микропроцессорно управляемое устройство, предназначенное для сопряжения микропроцессоров и однокристальных ЭВМ с линией коллективного пользования информационно-измерительной системы типа 2 - ЛКП ИИС-2 (Стандарт СЭВ СТ СЭВ 2740-80).

Микросхема осуществляет связь между КОП и устройствами, управляемыми микропроцессором. В её функции входят передача данных, протокол синхронизации обмена, процедуры адресации приемников/передатчиков, очистка и запуск устройств, запрос обслуживания, последовательный и параллельный опросы, а также все остальные функции интерфейса, за исключением функции контроллера.

Структурная схема КР580ВК91А состоит из буферной схемы шины данных микропроцессора логической схемы чтения/записи/ПДП, прерываний, восьми регистров чтения, схемы формирования задержек дешифратора сообщений, логической схемы, реализующей интерфейсные функции, буферной шины данных КОП, внутренней шины данных.

Буферная схема шины данных микропроцессора представляет собой двунаправленный 8-разрядный регистр с тремя состояниями выводов служит для сопряжения внутренней шины данных микросхемы с микропроцессорной шиной данных системы. Её работой управляет логическая схема чтения/записи/ПДП. Логическая схема чтения/записи/ПДП и прерываний управляет процессом двунаправленного обмена информацией между микросхемой и центральным процессором. Декодируя внешние управляющие сигналы, она адресует информацию от процессора в соответствующие регистры записи микросхемы, а информацию из регистра чтения микросхемы - на шину данных процессора. Эта же схема управляет режимом ПДП, переводит шину данных микропроцессора в состояние выключено и вырабатывает сигналы прерывания.

Восемь регистров записи (0w-7w) позволяет разработчику посредством записи в них определенных кодов реализовать режим микропрограммирования микросхемы КР580ВК91А. Содержимое этих регистров определяется режимом работы как собственно микросхемы КР580ВК91А так и всего интерфейса в целом.

Восемь регистров чтения (0R-7R) обеспечивают разработчику возможность посредством их считывания микропроцессором осуществлять контроль за состоянием КОП, режим работы устройства и состоянием шин. Схема формирования задержек формирует необходимую задержку Т1. Определяемую стандартом, для установления истинных данных на КОП (шина DIO1-DIO8). Дешифратор сообщений декодирует команды и сообщения, поступившие с КОП, и в соответствии со стандартом переводит микросхему в требуемый режим работы. Одновременно с этим дешифратор сообщений управляет функциями интерфейса, вырабатывает управляющие сигналы для логики ПДП.

Таблица 3.1 - Назначение выводов микросхемы КР580ВК91А

Номер вывода	Обозначение	Тип вывода	Функциональное назначение
12-19	D0-D7	Вых/вход	Шина данных процессора
21-23	RS0-RS2	Вход	Адрес регистра
8	!CS	Вход	Выбор микросхемы
9	!RD	Вход	Чтение
10	!WR	Вход	Запись
11	INT	Выход	Запрос прерывания
6	DREQ	Выход	Запрос ПДП
7	!DACK	Вход	Подтверждение ПДП
5	TRIG	Выход	Запуск
3	CLK	Вход	Синхросигнал
4	RESET	Вход	Сброс
28-35	!DIO1 - !DIO8	Вых/вход	Шина данных
39	!EOI	Вых/вход	Конец передачи/идентификация
36	!DAV	Вых/вход	Сопровождение данных
37	!NRFD	Вых/вход	Не готов к приему
38	!NDAC	Вых/вход	Данные не приняты
26	!ATN	Вход	Управление
24	!IFC	Вход	Очистка интерфейса
27	!SRQ	Выход	Запрос на обслуживание
25	!REN	Вход	Разрешение дистанц. управления
1,2	T/!R1,T/!R2	Выход	Управление приемовозб. Схемой
20	GND		Общий
40	Ucc		Питание +5В

- Программируемый приемопередатчик КР580ВА53 - предназначен для использования в устройствах вычислительной техники и измерительной аппаратуре с цифровой обработкой информации. Микросхема включает в себя: девять магистральных усилителей с повышенной емкостной нагрузочной способностью, выходы которых могут программироваться на работу в качестве выхода с тремя состояниями или с открытым коллектором (стоком); девять приемников с линии с триггером Шмидта на входе, обеспечивающим гистерезис не менее 0,4В; дешифратор, позволяющий реализовывать четыре варианта приемопередатчика.

Таблица 3.2 - Назначение выводов микросхемы КР580ВА93

Номер вывода	Обозначение	Тип вывода	Функциональное назначение
5-11	DATA0-DATA7	Вых/вход	Шина данных
23-25	DATA8-DATA10	Вых/вход	Шина данных
26	OPTA	Вход	Выбор режима работы
27	OPTВ	Вход	Выбор режима работы
3	!EOI	Выход/вход	Конец передачи/идентификация
4	!ATN	Вход/выход	Управление
12,13,15-19,21,22	BUS1-BUS9	Вход/выход	Канал общего пользования
1	T/!R1	Вход	Управление передачей/приемом I
2	T/!R2	Вход	Управление передачей/приемом II
14,20	GND		Общий
28	Ucc		Питание +5В

Структурная схема КР580ВА53 изменяется в зависимости от режима работы с помощью подачи напряжений соответствующих уровней на выводы 26 (OPTA) и 27 (OPTB):

- РЕЖИМ 0: OPTA(27)= 0В,OPTB(26)= 0В (прием/передача управляющих сигналов), направление передачи каналов GIO1, GIO2, EOI и NRFD, NDAC определяется уровнем напряжения на выводах T/RIO1, T/RIO2, T/R2, T/R1 соответственно. При высоком уровне напряжения на управляющих выводах линии GIO1, GIO2, EOI передают информацию МПКОП, а линии NRFD, NDAC - в направлении КОПМП. При низком уровне напряжения на управляющих выводах направление передачи изменяется на противоположное, при этом линии IFC, REN, ATN работают только в направлении КОПМП, а линии SRQ в направлении МПКОП. При работе в направлении МПКОП выводы GIO1,GIO2,EOI являются выходами с тремя состояниями, а выводы SRQ,NRDF,NDAC- выходами с открытым коллектором.

- РЕЖИМ 1: OPTA(27)=5В,OPTB(26)=0В (прием/передача данных), направления передачи всех каналов определяется уровнем напряжения на выводе T/R1. При высоком уровне напряжения информация передается в направлении МПКОП, а при низком уровне - в направлении КОПМП. При работе в направлении МПКОП все выводы являются выходами с открытым коллектором при наличии входного напряжения низкого уровня одновременно на выводах ATN, EOI и выходами с тремя состояниями при других комбинациях входного напряжения на этих выводах.

4. Обоснование функциональной схемы

В разрабатываемом модуле основные управляющие сигналы должен вырабатывать микропроцессор. Однако не все сигналы выдаваемые им достаточны для управления работой модуля. Поэтому в данной системе необходимо использовать устройство, которое формирует такие сигналы на основе работы МП - системный контроллер. Он должен выдавать сигналы чтение и запись в память и внешние устройства, а также сигналы подтверждения прерывания.

К управляющим также можно отнести сигналы выбора активных устройств, т.е. систему адресации. Эти сигналы можно формировать при помощи логических схем а также дешифраторов.

Сигналы, которые управляют функционированием самого микропроцессора: тактовые импульсы, сигнал сброса должны поступать со специального устройства - генератора тактовых импульсов.

В данной системе взаимодействуют несколько устройств, которые обмениваются данными с микропроцессором, используя две основные магистрали: шины данных и адреса. При проектировании модуля нужно предусмотреть использование устройств формирующих эти шины. Для формирования шины данных используется системный контроллер, а для формирования 16-разрядной шины адреса - 2 буферных регистра. Их использование значительно повышает нагрузочную способность шин.

Т.к. работа модуля основана на обмене с внешними устройствами ввода/вывода по требованию прерывания, то целесообразно рассмотреть систему, позволяющую реализовать данный принцип. В виду использования двух внешних устройств работающих на прерывание нельзя ограничиться использованием средств микропроцессора, а нужно использовать устройство, занимающееся диспетчированием прерываний, поступающих от внешних устройств. Таким устройством является программируемый контроллер прерываний.

Основной задачей разрабатываемой системы является сбор (накопление) и выдача информации. При таком использовании модуля необходимо использовать устройства позволяющие оперативно сохранять и выдавать информацию - ОЗУ.

Все микропроцессорные модули подразумевают функционирование под управлением команд, которые в совокупности составляют программу управления функционированием всех узлов модуля. Также программирования часто требуют и устройства, которые определяют алгоритмы обмена между устройствами системы. Эти микропрограммы, должны разрабатываться непосредственно конструкторами системы и хранить их в энергонезависимых ЗУ, которые сохраняют информацию, не потребляя энергию из вне. Для этого используются микросхемы ПЗУ.

При подключении к модулю внешних устройств должны использоваться определенные интерфейсы обмена. Для обмена со стандартными устройствами требуется применение интерфейсов, определенными государственными, либо международными стандартами.

Также необходимо знать тип обмена с устройствами и в соответствии с этим сопрягать интерфейсы с модулем через последовательное или параллельное устройство.

5. Распределение адресов памяти и внешних устройств

Согласно варианту задания, емкости ПЗУ и ОЗУ равны 32К. Под ПЗУ выделены младшие адреса. Адресное пространство микропроцессора составляет 64К. Таким образом, адресное пространство ПЗУ лежит в пределах 0000h - 7FFFh, а адресное пространство ОЗУ лежит в пределах 8000h - FFFFh.

Провод A1 шины адреса подключен ко входу C\S\ ПКП. Провод A0 шины адреса соединен со входом A0 ПКП. Так что адреса портов ПКП следующие:

3000h (0011.0000.0000.0000b);

B000h (1011.0000.0000.0000b).

Провод A2 шины адреса подключен ко входу C\S\ КНГМД. Провод A0 шины адреса подключен ко входу A0 КНГМД. Так что адреса регистров КНГМД следующие:

5000h (0101.0000.0000.0000b);

D000h (1101.0000.0000.0000b).

Провод A3 шины адреса подключен ко входу C\S\ ККОП. Провода A4, A5, A6 шины адреса служат для выбора одного из восьми регистров ККОП. Адреса регистров ККОП следующие:

6000h (0110.0000.0000.0000b);

6200h (0110.0010.0000.0000b);

6400h (0110.0100.0000.0000b);

6600h (0110.0110.0000.0000b);

6800h (0110.1000.0000.0000b);

6A00h (0110.1010.0000.0000b);

6C00h (0110.1100.0000.0000b);

6E00h (0110.1110.0000.0000b);

6. Выбор и описание элементной базы

Согласно варианту задания, разрядность микропроцессора, входящего в состав модуля, должна равняться восьми. Для реализации восьмиразрядного микропроцессорного модуля целесообразно применить микропроцессорный комплект серии 580. Этот комплект позволяет создавать эффективные вычислительные устройства, ориентированные на реализацию вычислительных задач и устройств управления. Кроме того, микропроцессорный комплект серии 580 является наиболее изученным на момент разработки модуля АИС.

Основу микропроцессорного комплекта серии 580 является микропроцессор КР580ВМ80А, который имеет шестнадцатиразрядную шину адреса и восьмиразрядную шину данных. Назначение выводов БИС КР580ВМ80А следующее:

INT - сигнал запроса прерывания, поступающий от ПКП, который в свою очередь обрабатывает сигналы прерывания от внешних устройств (в данном случае КОП и НГМД). Сигнал запроса прерывания не воспринимается микропроцессором при работе его в режиме ЗАХВАТ или ОЖИДАНИЕ.

F1 и F2 - тактовые импульсы, поступающие от ГТИ.

READY - сигнал готовности внешних устройств. При нулевом уровне этого сигнала микропроцессор находится в состоянии ОЖИДАНИЕ.

RESET - сигнал сброса, по которому обнуляется программный счетчик и внутренние триггеры.

A0-A15 - адресные выходы.

D0-D7 - сигналы данных.

W\R\ - сигнал, указывающий что происходит: запись или чтение данных.

DBIN - сигнал указывает на готовность микропроцессора к приему данных.

WAIT - сигнал сообщает, находится ли микропроцессор в состоянии ОЖИДАНИЕ.

INTE - сигнал разрешения прерывания.

SYNC - сигнал формируется в начале каждого машинного цикла.

Основные технические характеристики микросхемы КР580ВМ80А:

Время нарастания и спада импульсов тактовых сигналов - до 50 нс.

Время установления адреса А15 - А0 относительно сигнала F2 - 200 нс.

Время установления данных D7 - D0 относительно сигнала F2 - 220 нс.

Время установления сигнала INT относительно сигнала F2 - 120 нс.

Время установления сигнала INTE относительно сигнала F2 - 200 нс.

Потребляемый ток - 160 мА.

Условное графическое обозначение микросхемы КР580ВМ80А представлено на рисунке 1.

Рисунок 1 - Условное графическое обозначение микросхемы КР580ВМ80А

В качестве ГТИ была выбрана микросхема КР580ГФ24. Основное назначение ГТИ - это выработка тактовых импульсов для микропроцессора. Помимо этого ГТИ реализует дополнительные функции. Характер этих функций можно проследить, исходя из назначений выводов БИС:

F1 и F2 - непересекающиеся во времени тактовые сигналы, определяющие тактовую частоту микропроцессора.

SYNC - вход сигнала синхронизации, поступающего от микропроцессора, используется для выработки сигнала PCLK.

RDYIN - вход сигнала готовности, поступающего от внешних устройств и используемого для генерации синхронизированного сигналом F2 сигнала READY, который подается на вход READY микропроцессора.

RES - сигнал сброса.

PCLK - сигнал приема байта состояния на системный контроллер.

Основные технические характеристики микросхемы КР580ГФ24:

Ток потребления - 115 мА.

Время нарастания и время спада импульса фаз F1 и F2 - 20 нс.

Время установки сигнала RDYIN - 50 нс.

Условное графическое обозначение микросхемы КР580ГФ24 представлено на рисунке 2.

Рисунок 2 - Условное графическое обозначение микросхемы КР580ГФ24

Для фиксации слова состояния микропроцессора, формирования сигналов, управляющих памятью и внешними устройствами и буферизации шины данных используется системный контроллер КР580ВК28. Назначение выводов БИС КР580ВК28:

D0-D7 - двунаправленные выводы, подключенные к соответствующим выводам микропроцессора.

DB0-DB7 - двунаправленные выводы, подключенные к шине данных ЭВМ.

B\U\S\E\N\ - вход сигнала управления шиной даных ЭВМ в плане перевода ее в третье состояние. Используется для реализации ПДП.

S\T\S\T\B\ - вход сигнала приема байта состояния.

W\R\ - сигнал чтения/записи.

DBIN - строб приема данных.

HLDA - сигнал подтверждения захвата.

I\N\T\A\ - сигнал подтверждения прерывания.

I\O\R\ - сигнал чтения данных от внешних устройств.

I\O\W\ - сигнал записи данных во внешние устройства.

M\E\M\R\ - сигнал чтения данных из памяти.

M\E\M\W\ - сигнал записи данных в память.

Основные технические характеристики микросхемы КР580ВК28:

Ток потребления - 140 мА.

Время установки сигналов W\R\ и I\N\T\A\ относительно сигнала S\T\S\T\B\ - 20 нс.

Время задержки информации на выходах DB0 - DB7 относительно сигналов на входах D0 - D7 - 30 нс.

Время установления информации на входах D0 - D7 относительно сигнала DBIN - 45 нс.

Условное графическое обозначение микросхемы КР580ВК28 представлено на рисунке 3.



Рисунок 3 - Условное графическое обозначение микросхемы КР580ВК28

Для организации системы прерываний используется БИС ПКП КР580ВН59. ПКП реализует векторную восьмиуровневую систему прерываний. Он выполняет следующие функции:

фиксацию запросов на прерывание от восьми внешних источников;

программное маскирование поступающих запросов;

присвоение фиксированных или циклически изменяемых приоритетов входам контроллера, на которые поступают запросы;

формирование кода операции команды CALL (переход на подпрограмму обработки прерывания) и 16-разрядного адреса этой подпрограммы;

последовательный опрос внешних устройств для определения, нуждается ли устройство в обмене.

Данная БИС имеет следующие выводы:

C\S\ - выбор микросхемы.

A0 - провод A0 от шины адреса.

W\R\ - сигнал записи в БИС управляющих слов.

R\D\ - сигнал чтения из БИС управляющих слов.

I\N\T\A\ - сигнал разрешения прерывания, после этого сигнала, поступившего от микропроцессора, ПКП осуществляет ввод в микропроцессор код команды CALL или часть адреса функции обработчика прерывания.

IR0,IR1 - запросы на прерывание от внешних устройств.

D0-D7 - сигналы данных.

INT - запрос на прерывание к микропроцессору.

Основные технические характеристики микросхемы КР580ВН59:

Ток потребления - 100 мА.

Время установки сигнала C\S\ относительно сигнала R\D\ - 50 нс.

Время установки сигнала A0 относительно сигнала R\D\ - 50 нс.

Время установления сигнала C\S\ относительно сигнала W\R\ - 50 нс.

Время задержки сигнала INT относительно IR - 400 нс.

Время задержки сигнала D7 - D0 относительно сигнала I\N\T\A\ - 360 нс.

Условное графическое обозначение микросхемы КР580ВН59 представлено на рисунке 4.

Рисунок 4 - Условное графическое обозначение микросхемы КР580ВН59

Для реализации логических операций были использованы две микросхемы К155ЛА3. Микросхема К155ЛА3 содержит четыре элемента И-НЕ.

Условное графическое обозначение микросхемы К155ЛА3 представлено на рисунке 5.



Рисунок 5 - Условное графическое обозначение микросхемы К155ЛА3

В качестве ПЗУ была использована микросхема 563РФ4А - это масочное ПЗУ емкостью 32К. Назначение выводов:

A0-A12 - адресные входы.

CЕ/ОЕ - сигналы выбора микросхемы, объединенные схемой логического И.

D0-D7 - информационные выводы.

Ucc - питание (+5В).

GND - земля.

Основные технические характеристики микросхемы 563РФ4А:

Ток потребления - 70мА.

Время выборки - 110 нс (ТТЛШ-технология)

Информационная емкость - 32К.

Условное графическое обозначение микросхемы 563РФ4А представлено на рисунке 6.

Рисунок 6 - Условное графическое обозначение микросхемы 563РФ4А.

В качестве ОЗУ были использованы 4 микросхемы 537РУ16А. Назначение выводов БИС следующее:

А0..А12 - адресные входы

D0..D7 - информационный вывод

CS - выбор микросхемы

A0-A7 - адресные входы.

Основные технические характеристики микросхемы 537РУ16А:

Ток потребления - 30 мА.

Время выборки - 120 нс.

Информационная емкость - 32Кбит.

Условное графическое обозначение микросхемы 537РУ16А представлено на рисунке 7.

Рисунок 7 - Условное графическое обозначение микросхемы 537РУ16А

Контроллер накопителя на гибком магнитном диске (КНГМД) КР580ВГ72 реализует функцию управления четырьмя накопителями на гибких магнитных дисках, обеспечивая работу в формате с одинарной FM и с двойной MFM плотностью, включая двустороннюю запись на дискету. Он имеет схему сопряжения с процессором, ориентированную на системную шину микропроцессоров различной серии, в том числе и серии 580. Назначение выводов:

D0-D7 - двунаправленная шина данных.

C\S\ - сигнал выбора контроллера, разрешает обращение к контроллеру.

R\D\ - сигнал чтения.

W\R\ - сигнал записи.

A0 - сигнал выбора регистра, разрешает обращение либо к регистру состояния, либо к регистру данных.

RES - сигнал сброса, устанавливающий контроллер в исходное состояние.

CLK - вход, подключаемый к генератору.

WRC - синхроимпульс записи.

RDD - линия приема данных с дисковода в последовательном коде.

DW - информационное окно, вырабатывается схемой фазовой автоподстройки и используется для выбора данных с дисковода.

RDY - сигнал готовности дисковода.

WP/TS - защита записи/двусторонний, входной сигнал, определяющий режим записи при операциях обмена или режим поиска информации с двух сторон дискеты.

FLT - сигнал отказа, указывающий на сбой при операциях обмена.

IDX - индекс, признак обнаружения начала дорожки.

INT - сигнал запроса прерывания.

WRD - линия вывода данных в последовательном коде.

WRE - разрешение записи, сигнал записи данных на дискету.

PS0, PS1 - предкомпенсация, выходные линии, передающие код предварительного сдвига в режиме MFM.

VCO - синхронизация, выходной сигнал контроллера, участвующий в формировании окна в схеме фазовой автоподстройки.

DS0, DS1 - выбор устройства, выходные сигналы, обеспечивающие адресацию к одному из четырех дисководов.

MFM - сигнал выбора режима плотности записи. Единица на этом выходе определяет двойную плотность записи, ноль - одинарную.

R\W\/S - сигнал запись/чтение/поиск (Seek), определяет направление движения головки в режиме поиска, единичный сигнал означает увеличение, нулевой - уменьшение.

HD4, HD5 - адрес головки, указывает выбранную сторону дискеты.

LCT - определяет направление движения головки.

FR/ST - сигнал сброс отказа/шаг, осуществляет сброс ошибки в режиме обмена и обеспечивает переход головки на следующий цилиндр.

Ucc - сигнал питания (+5В).

GND - земля.

Основные технические параметры микросхемы КР580ВГ72:

Ток потребления - 140 мА.

Время установления сигнала A0 относительно сигнала R\D\ - 40 нс.

Время установления сигнала RS относительно сигнала W\R\ - 40 нс.

Время от установления сигнала A0 до установления истинных данных D0 - D7 - 80 нс.

Условное графическое обозначение микросхемы КР580ВГ72 представлено на рисунке 8.

Рисунок 8 - Условное графическое обозначение микросхемы КР580ВГ72

Для обслуживания схемы КОП используется готовая схема на основе контроллера КОП КР580ВК91А с подключением двух микросхем КР580ВА93, обеспечивающие достаточный для линии коллективного пользования коэффициент разветвления. Микросхема КР580ВК91А является интерфейсом линии коллективного пользования с выработкой необходимых управляющих сигналов в обе стороны и инверсией данных и сигналов управления, так как согласно стандарту на линию КОП (СТ СЭВ 2740-80) активными уровнями в ней являются значения логического нуля. Микросхема имеет выход INT для подключения к контроллеру прерываний, а так же возможность организации прямого доступа к памяти при наличии соответствующего контроллера. Не смотря на то, что микросхема интерфейса имеет повышенную нагрузочную способность, она отделяется от линии двумя приемопередатчиками КР580ВА93 - для шины данных и для шины управления. Это позволяет согласовать модуль со значительной нагрузкой, распределенной по линии. Микросхемы КР580ВА93 имеют входы управляющих сигналов от интерфейса. В зависимости от направленности сигналов происходит переключение прием/передача.

Назначение выводов микросхемы КР580ВК91А:

D0-D7 - сигналы данных.

RS0-RS2 - адрес регистра, входы выбора регистров, подключаемые к трем проводам шины адреса. Микропроцессор выбирает, какой из восьми внутренних регистров будет выбран для операции чтения/записи.

R\D\ - стробирующий сигнал чтения, по которому микропроцессор читает содержимое регистров микросхемы.

W\R\ - строб записи.

C\S\ - выбор микросхемы.

CLOCK - синхросигнал.

INT - сигнал запроса прерывания.

TRIG - сигнал запуска, генерирующий запускающий импульс длительностью не менее 1 мкс при подаче команды GET или вспомогательной команды «ЗАПУСК» при запуске устройства.

RESET - сигнал сброса, переводящий микросхему в исходное состояние.

D\I\O\1\-D\I\O\8\ - линия данных.

T/R\1\ - сигналь направления передачи данных, при высоком уровне данного сигнала происходит передача данных от микропроцессора к ККОП, при низком уровне направление передачи меняется на противоположное.

D\A\V\ - сигнал достоверности данных.

NRFD - не готов к приему данных.

NDAC - данные не приняты.

I\F\C\ - очистка интерфейса.

R\E\N\ - разрешение дистанционного управления.

A\T\N\ - сигнал управления.

S\R\Q\ - сигнал запроса на обслуживание.

E\O\I\ - end of information - конец передачи.

Основные технические характеристики микросхемы КР580ВК91А:

Ток потребления - 120 мА.

Время установления сигнала RS относительно сигнала R\D\ - 20 нс.

Время установления сигнала RS относительно сигнала W\R\ - 20 нс.

Время от установления сигнала RS до установления истинных данных D0 - D7 - 100 нс.

На рисунке 9 представлено условное графическое обозначение микросхемы КР580ВК91А.



Рисунок 9 - Условное графическое обозначение микросхемы КР580ВК91А

7. Разработка и описание принципиальной схемы модуля

Электрическая принципиальная схема микропроцессорного модуля АИС содержит микросхемы, соединенные между собой так, чтобы обеспечить правильное функционирование модуля. Выбор микросхем был обоснован в разделе, касающемся выбора элементной базы.

Разработка электрической принципиальной схемы велась на основе структурной схемы МП модуля АИС.

В качестве буфера данных был выбран системный контроллер, который помимо защелкивания данных вырабатывает сигналы чтения записи для памяти и внешних устройств. С помощью данных сигналов, а также адресных сигналов, защелкнутых в буферах адреса, осуществляется выбор ячейки памяти (ПЗУ или ОЗУ) или регистра внешнего устройства для осуществления операций записи/чтения.

Подобная возможность реализуется за счет соответствующего распределения памяти и задания адресов регистров внешних устройств (см. раздел «Распределение памяти и задание адресов портов»). Данное распределение обуславливает подключение адресных линий к памяти и внешним устройствам, а также введение дополнительной логики.

Поскольку ввод и вывод осуществляются в режиме «по требованию на прерывание», то необходимо подключение внешних устройств к процессору через контроллер прерывания. Вход IR0 зарезервирован для КОП, вход IR1 зарезервирован для НГМД.

В качестве устройства управления ОЗУ был использовании контроллер динамической памяти. Данный контроллер вырабатывает все необходимые сигналы управлением чтением, записью и регенерацией для ОЗУ. Инициализация контроллера динамической памяти осуществляется по сигналу P\C\S\.

Были применены фильтрующие конденсаторы для фильтрации напряжений на каждой микросхеме (C3 -C19), а также на разъеме питания Х3 (C20-C22). На схеме присутствуют несколько резисторов, корректирующих уровень логических сигналов (R1-R9).

Чертеж электрической принципиальной схемы прилагается к настоящей пояснительной записке на листе формата А1.

8. Анализ функционирования модуля с использованием временных диаграмм

Так как процедура обработки информации в модуле осуществляется последовательно во времени, то для исключения наложения отдельных процессов, необходимо проанализировать работу модуля с помощью временных диаграмм. Временные диаграммы сигналов модуля построены для всех режимов работы процессора: запись/чтение памяти, чтение/запись портов и прерывания. Временные диаграммы основных процессов модуля представлены в приложении графического материала. На них отражена работа всего микропроцессорного модуля.

Выполнение команд можно представить последовательностью машинных циклов (циклов обмена), в течение которых МП обращается к памяти за командами или обменивается данными с памятью или внешними устройствами. Каждый машинный цикл содержит от 3 до 5 обязательных такта Т1-Т5. Сначала необходимо уточнить, что для процессора КР580ВМ80 существует десять различных машинных циклов.

Цикл М1 - цикл чтения кода команды.

Цикл чтения ЗУ

Цикл записи ЗУ

Цикл чтения стека

Цикл записи стека

Цикл ввода

Цикл вывода

Цикл прерывания

Цикл останова

10) Цикл прерывания при останове

Цикл М1

В такте Т1 выдается адрес ячейки, хранящей код команды на шину адреса. На шину данных выдается машинное слово состояния, в такте Т2 анализируется состояние сигналов на входе RDY и подтверждение останова. По результат анализа процессор переходит, либо в состояние ожидания, либо к такту Т3. В такте Т3 при наличии сигнала высокого уровня на входе RDY принимает информацию по каналу данных и анализирует состояние сигнала HLD и если этот сигнал высокого уровня, то после окончания такта Т3 переходит в состояние захвата. В зависимости от кода выполняемой команды машинный цикл завершается после выполнения тактов Т3, Т4 или Т5. В конце машинного цикла снова анализируется состояние сигнала на входе HLD, пи низом уровне проверяется окончено ли выполнение команды. Если команда закончена, то процессор приступает к следующему машинному циклу команды, начиная с такта Т1. Новый цикл может отличаться наличием сигнала низкого уровня на выводе TR - это зависит от направления.

Цикл прерывания

После каждой команды, процессор анализирует состояние сигнала на входе INT. Если там мы имеем сигнал высокого уровня, то прерывания разрешены, то начинается выполнение машинного цикла “Прерывание” с такт Т1, который характеризуется наличием анализа сигналов INT и INTE. При выполнении этого цикла в такте Т1 процессор выдает по шине данных сигнал “Подтверждение прерывания” который, используется для разрешения выдачи данных из внешнего контролера прерываний на канал данных системы команды и адреса перехода на обработчик прерывания (вектор прерывания). Перед этим выполняются еще два машинных цикла записи в стек, в ходе которых в двух верхних ячейках стека сохраняется содержимое программного счетчика, а также слово состояния. По окончании подпрограммы прерывания осуществляется извлечение этих значений из стека и возврат к прерванной программе.

Обмен с устройством вывода (КОП)

Временные диаграммы сигналов интерфейса КОП характеризуют работу устройства вывода. Не менее чем через 1 мкс после выдачи данных, на линию «Строб» выдается импульс низкого уровня длительностью не менее 0,5 мкс, который сообщает КОП, что данные на шине действительны. Сигнал подтверждения вырабатывается КОП. В состоянии покоя напряжение на этой цепи имеет высокий уровень. После принятия данных КОП на этой линии вырабатывается сигнал нулевого уровня длительностью не менее 0,5 мкс. После переключения линии в состояние высокого уровня компьютер может выставлять на шину данных очередной байт. Сигнал подтверждения можно использовать в качестве запроса на прерывание. Сигнал занятости (высокий уровень), вырабатывается принтером в том случае, когда он не в состоянии принимать данные. Компьютер может передавать данные только при наличии низкого уровня на линии «Занят».

Обмен с устройством ввода (НГМД)

Обмен между НГМД и микропроцессором может инициироваться поступлением на микропроцессор запроса на прерывание с выхода RDY или при наличии единицы в 1-м разряде слова состояния НГМД. МП командой IN считывает по шине данных параллельный код из НГМД. При чтении данных с НГМД особенность работы заключается в том, что после считывания очередной порции данных контроллер выставляет требование на прерывание - для того чтобы микропроцессор успел считать очередную порцию данных. Для чтения данных с дисковода используется информационное окно DW, которое вырабатывается схемой фазовой автоподстройки.

Временные диаграммы приведены в приложении В.

9. Обоснование алгоритма программного обеспечения

К разрабатываемому в курсовом проекте модулю были составлены алгоритмы функционирования каждого узла системы и, в соответствии с ними написаны подпрограммы обслуживания системы. В их состав входят подпрограммы тестирования и обнаружения ошибок, начальной инициализации устройств и главная программа, определяющая работу в целом.

При разработке алгоритма использовались представления об общей структуре модуля, алгоритме его функционирования, приведенном в п.2-4. А также специфические особенности микросхемных устройств, которые позволяют программирование того или иного режима работы, а значит выбор соответствующего алгоритма их взаимодействия с МП. Для этого разработаны алгоритмы инициализации устройств, которые состоят для всех устройств в сбросе (если необходимо) и занесении командных слов в управляющие регистры.



Рисунок 9.1 - Структурная схема алгоритма подпрограммы тестирования ПЗУ

Пояснения к алгоритму:

1. Проверка достигнута ли последняя ячейка ПЗУ

2. К сумме прибавляется по модулю 2 значение текущей ячейки.

3. Сравнение полученной суммы с эталонной, занесенной в последнюю ячейку ПЗУ при программировании.

4. Вызов процедуры обработки ошибок.

Блок-схема алгоритма подпрограммы тестирования ОЗУ

Рисунок 9.2 - Структурная схема алгоритма подпрограммы тестирования ОЗУ

Пояснения к алгоритму:

1. Проверка достигнута ли последняя ячейка ПЗУ

2, 3. Проводится запись константы в ячейку ОЗУ, а затем считывание байта из данной ячейки и сравниваются оба значения.

4. Вызов процедуры обработки ошибок.

10. Описание программного обеспечения модуля

В процессе выполнения курсового проекта разрабатываются системные подпрограммы, обеспечивающие управление модулем. В состав данной программы входят: подпрограмма тестирования работы микропроцессора (TEST), подпрограмма тестирования ОЗУ (RAM), подпрограмма тестирования ПЗУ (HDD).

Подпрограмма тестирования проверяет работу с регистрами. В аккумулятор записывается число 10101010b. После выполненных операций в А должно быть число 0, а в В должно быть число 0ааh, и если после сравнения не будет установлен флаг Z, то произошла ошибка.

Для проверки ОЗУ вводим во все ячейки памяти число 055Н а потом считываем данные из ячеек и сравниваем их с 055Н. Если после сравнения не будет установлен флаг Z, то произошла ошибка.

Подпрограмма инициализации ПЗУ суммирует содержимое каждой ячейки и результирующую сумму проверяет с контрольной суммой. Если эти величины не равны, то произошла ошибка.

В приложении А приведен текст программного обеспечения модуля.

Заключение

В ходе выполнения курсового проекта была достигнута разработка микропроцессорного модуля автоматизированной информационной системы. Ввод информации осуществляется с помощью контроллера НГМД, подключенного к дисководу, вывод - через контроллер КОП на линию коллективного пользования. Построенный модуль оснащен 32К ПЗУ и 32К ОЗУ. Ввод и вывод данных осуществляется по требованию на прерывание. Была также разработана принципиальная электрическая схема модуля. Для демонстрации процесса функционирования модуля как единой системы были разработаны временные диаграммы. Были разработаны программы тестирования памяти и работы с регистрами МП.

При выполнении принципиальной электрической схемы и разработке печатной платы были приобретены практические навыки в использовании таких программных средств, как OrCAD Capture и OrCAD Layout.

Основной недостаток модуля - избыточный объем памяти ПЗУ: в разработанной системе используется менее 2% от ее полного объема. Но так как микросхемная реализация ПЗУ позволяет перепрограммирование, то этот недостаток практически можно устранить, расширив программную часть модуля.

Приложение А

Текст программы

Программа тестирования процессора, ОЗУ, ПЗУ

call test ; программы тестирования процессора

error:

call err_proc

call ram

call hdd

hlt

test:

проверка правильности выполнения основных команд и

чтения/записи в регистры.

mvi a, aah; в а помещаем число 10101010

mov b,a

mov c,a

mov d,a

mov e,a

mov h,a

mov l,a

dcr a

inr a

add b

sub b

ana d

ora e

xra c

xra l

push psw

pop psw

rlc

rrc

sub b

после выполненных операций в а должно быть число 0,а в b должно быть;число 0ааh, и если после сравнения не будет установлен флаг;z, то ошибка

jnz error

проверка ОЗУ:вводим во все ячейки памяти число055н, а потом считываем;данные из ячеек и сравниваем их с 055н. если после сравнения не будет

установлен флаг z, то ошибка

ram:

lxi d,8000h; начальный адрес ОЗУ

lxi h; конечный адрес ОЗУ

mvi a,55h

m1:

mov m,a; число в память

mov b,m; число из памяти

cmp b

jnz error; если числа не равны - ошибка

inx h; переход на след. адрес

проверяем, не конец ли ОЗУ

mov a,h

cmp d

jnz m1

mov a,l

cmp e

jnz m1

mvi a,AAh

m2:

mov m,a; число в память

mov b,m; число из памяти

cmp b

jnz error; если числа не равны - ошибка

inx h; переход на след. адрес

;проверяем, не конец ли ОЗУ

mov a,h

cmp d

jnz m1

mov a,l

cmp e

jnz m2

ret

hdd:

проверка ПЗУ:контроль осуществляется с помощью подсчета

контрольной суммы содержимого ПЗУ и сравнения с заранее

известным значением.

в hl - начальный адрес ПЗУ

в dе - конечный адрес ПЗУ

в bc - контрольная сумма

lxi h,0000h; начальный адрес ПЗУ

lxi d,7; конечный адрес ПЗУ

контрольная сумма

lxi b,0

m3:

xra a

mov b,h

add b

inx h

cmp d

jnz m3

xra a

mov b,l

add b

inx h

cmp e

jnz m3

ret

Приложение Б

Временные диаграммы

Размещено на Allbest.ru