Блок памяти для ЭВМ

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Курсовой проект

БЛОК ПАМЯТИ ДЛЯ ЭВМ

Введение

Оперативное ЗУ предназначено для хранения переменной информации, оно допускает изменение своего содержимого в ходе выполнения процессором вычислительных операций с данными. Это значит, что процессор может выбрать (режим считывания) из ОЗУ код команды и данные и после обработки поместить в ОЗУ (режим записи) полученный результат. Причем возможно размещение в ОЗУ новых данных на местах прежних, которые в этом случае перестают существовать. Таким образом, ОЗУ может работать в режимах записи, считывания и хранения информации.

Постоянное ЗУ содержит информацию, которая не должна изменяться в ходе выполнения процессором программы. Такую информацию составляют стандартные подпрограммы, табличные данные, коды физических констант и постоянных коэффициентов и т.п. Эта информация заносится в ПЗУ предварительно, и в ходе работы процессора может только считываться. Таким образом, ПЗУ работает в режимах хранения и считывания.

Микросхемы ПЗУ по способу программирования, т.е. занесения в них информации, подразделяют на три группы ПЗУ, однократно программируемые изготовителем по способу заказного фотошаблона (маски), масочные ПЗУ (ПЗУМ, ROM), ПЗУ, однократно программируемые пользователем по способу пережигания плавких перемычек на кристалле (ППЗУ, PROM), ПЗУ», многократно программируемые пользователем, репрограммируемые ПЗУ (РПЗУ, EPROM).

Функциональные возможности ОЗУ шире, чем ПЗУ: ОЗУ может работать в качестве ПЗУ, т.е. в режиме многократного считывания однократно записанной информации, а ПЗУ в качестве ОЗУ использовано быть не может, так как не позволяет в процессе работы изменить, занесенную в него информацию. В свою очередь, ПЗУ обладает преимуществом перед ОЗУ в свойстве сохранять информацию при сбоях и отключении питания. Это свойство получило название энергонезависимость. Оперативное ЗУ является энергозависимым, так как информация, записанная в ОЗУ, утрачивается при сбоях питания.

Для микросхем памяти, выпускаемых отечественной промышленностью, характерны широкая номенклатура типов, значительное разнообразие вариантов конструктивно-технологического исполнения, большой диапазон функциональных характеристик и значений электрических параметров, существенные различия в режимах работы и в областях применения.

Микросхемы памяти изготавливают по полупроводниковой технологии на основе кремния с высокой степенью интеграции компонентов на кристалле, что определяет их принадлежность к большим интегральным схемам (БИС).

Микросхемы памяти для построения блока памяти микропроцессорной системы выбирают исходя из следующих данных: требуемая информационная емкость и организация памяти, быстродействие (время цикла обращения для записи или считывания), тип магистрали (интерфейса), характеристики линий магистрали (нагрузочная способность по току и емкости, требования к устройствам ввода-вывода подключаемых узлов и др.), требования к энергопотреблению, необходимость обеспечения энергонезависимости, условия эксплуатации, конструктивные требования.

2. Принцип работы блоков памяти

память компьютерный оперативный запоминающий

В разрабатываемом блоке память подключена к микропроцессору (МП) посредством трех шин: шины данных, шины адреса и шины управления. Шина данных (ШД) - является двунаправленной и предназначена для пересылки кодов обрабатываемых данных, а также машинных кодов команд между устройствами ЭВМ. Однонаправленная шина адреса (ША) несёт адрес (номер) той ячейки памяти или того порта ввода - вывода, который взаимодействует с микропроцессором. Шина управления несёт сигналы управления, обеспечивающие правильное взаимодействие блоков микро-ЭВМ друг с другом и с внешней средой. При обращении к памяти МП выставляет по ША адрес ячейки памяти (ЯП), а по ШУ - сигнал MEMRD в цикле чтения памяти, сигнал подтверждает прием байта данных из памяти в один из регистров микропроцессора, или MEMWR в цикле записи, сигнал извещает память о том, что микропроцессор выставил на шину данных байт, подлежащий записи в память (рис. 3.1). Причем эти сигналы управления активно низкие и одновременно никогда не могут быть активными. В цикле чтения информация передается по ШД из памяти в МП, а в цикле записи - из МП в память. Если же к памяти обращения нет, то ее выходы отключены от ШД. Описанный алгоритм работы памяти реализовывается схемой управления, которая входит в состав разрабатываемого блока.

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Рис. 2.1

Память МПС включает в себя ПЗУ, предназначенное для хранения программ, различных констант, табличных данных и т.д., и ОЗУ, которое используется для хранения промежуточных данных и массивов данных, поступающих с внешних устройств, организации стековой памяти и т.д. Область адресов ЯП ПЗУ лежит начиная с нулевого до максимального, определяемого информационным объемом этого узла, следом за которыми располагаются адреса ЯП ОЗУ.

Таким образом, в состав разрабатываемого блока памяти входит блок ПЗУ, блок ОЗУ и схема управления.

3. Схемы блоков ПЗУ и ОЗУ

Для построения ОЗУ статического типа была выбрана микросхема КМОП структуры КР537РУ10 емкостью 2Кх8 (рис. 3.1)

Рис. 3.1

Структурная схема включает дешифраторы кода адреса А₀ - А₁₀ (А₀ - младший разряд) и устройство ввода-вывода (УВВ). Режимом микросхемы управляют сигналы CS (Выбор микросхемы) и W/R (Запись-считывание), предварительно обработанные устройством управления. Микросхема может работать в одном из трех режимов: записи, считывания и хранения. В режиме записи информация 8-разрядным кодом через УВВ и усилители записи-считывания поступает в выбранную ячейку памяти. При считывании информация из выбранной ячейки памяти поступает на УВВ и через него - на выходы. Сигнал разрешения выхода ОЕ позволяет в режиме считывания запрещать вывод информации: при ОЕ=1 входы-выходы принимают третье (высокоомное) состояние, так что информация на выходах отсутствует.

Емкость ОЗУ 4Кх8, а микросхемы - 2Кх8, следовательно, для увеличения информационной емкости необходимо объединить две микросхемы. Вывод выбора кристалла CS микросхем ОЗУ позволяет объединять несколько микросхем для увеличения объема памяти ОЗУ. Такая схема приведена на рис. 3.2.

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Рис. 3.2 Схема ОЗУ, построенного на нескольких микросхемах памяти

Для построения перепрограммируемого ПЗУ была выбрана микросхема структуры КР556РТ14 емкостью 2Кх4. Емкость ПЗУ 2Кх8, следовательно, для увеличения «ширины» выборки необходимо объединить соответствующие адресные входы и входы управления микросхем памяти. Из сказанного следует, что для ПЗУ требуется объединить 2 микросхемы (рис. 3.3).

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Рис. 3.3 Схема ПЗУ, построенного на нескольких микросхемах памяти

4. Разработка дешифратора

Главное применение дешифраторов - это обеспечение возможности подключения нескольких регистров или ячеек памяти к одной шине данных. С помощью простейшей логики можно построить дешифратор направлений ПЗУ/ОЗУ (рис. 4.1)

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Рис. 4.1 Дешифратор направлений ПЗУ-ОЗУ

Сигналы на входах D0 и D1 принимают все возможные комбинации значений. Этих комбинаций четыре (2 в степени 2). Ровно столько же имеется выходов у дешифратора. Для каждой комбинации - один выход. Такой дешифратор называется полным дешифратором. Если число выходов дешифратора меньше, чем число возможных комбинаций входных сигналов, то такой дешифратор называется неполным. Для реализации выбора блоков памяти в курсовом проекте используем неполный дешифратор.

На вход D0 подается младший разряд двух разрядного двоичного числа, а на вход D1 - старший разряд. На каждый выходной элемент приходит один сигнал от D0, и один от D1, но каждый из них либо прямой, либо инверсный. Разводка сигналов сделана так, что при нужном сочетании сигналов на входе дешифратора на обоих входах соответствующего выходного элемента присутствуют логические единицы. Результат работы такого дешифратора хорошо понятен из его таблицы истинности табл. 4.1:

Табл. 4.1

Если же оба сигнала будут активно высокими, то это будет запретом обращения к памяти.

5. Работа блоков памяти

Если на входы дешифратора подано некое двоичное число, то на том его выходе, номер которого соответствует этому числу, появляется сигнал логического нуля. На остальных выходах устанавливается сигнал логической единицы. Это значит, что рассматриваемый дешифратор имеет инверсные выходы. В общем случае возможен дешифратор с прямыми выходами. У них на всех выходах ноль, а на активном выходе единица. Но так уж сложилось, что на практике применяются исключительно дешифраторы с инверсными выходами.

В режиме записи, сначала на шину адреса подается двоичное число - адрес ячейки памяти, в которую необходимо записать байт данных. (Байтом называют двоичное число имеющее восемь двоичных разрядов). Предположим, что мы хотим записать число в ячейку с адресом 1. Для этого на шину адреса мы должны подать этот адрес. То есть подать на входы D0, D1 число 01₂. При этом на выходе Q1 дешифратора появится сигнал лог. 0. Этот сигнал поступит на вход выбора блока памяти и соответствующей микросхемы переводит его в активное состояние. Этот регистр и есть ячейка памяти с адресом 1. На аналогичные входы остальных регистров поступит запрещающий сигнал (лог. 1.). Одновременно, на шину данных от внешнего источника подается двоичное число, предназначенное для записи в ячейку памяти. Это число поступит на входы А0…А10 всех регистров. После того, как сигналы на шине данных и шине адреса установятся, на вход MEMWR подается отрицательный импульс записи. Он так же поступит на входы со всех регистров. Но байт данных будет записан только в тот регистр, на который подан разрешающий сигнал с дешифратора, то есть в ячейку с адресом 1. Для правильной работы схемы в режиме записи на входе MEMRD все время должен присутствовать сигнал лог. 1, который переведет выходы всех регистров в высокоимпендансное состояние. При этом выходы всех регистров будут отключены от схемы и не будут мешать процессу записи.

Теперь рассмотрим процесс чтения информации из памяти. Сначала на шину адреса подается двоичный код адреса той ячейки, откуда необходимо считать число. Код адреса поступит на дешифратор, который в свою очередь активизирует нужную ячейку памяти. После этого на вход MEMRD подается сигнал логического 0. Этот сигнал переведет выходы регистра, выбранного дешифратором в рабочее состояние. Регистр подключит свои выходы к шине данных, и внешнее устройство сможет прочитать содержимое этой ячейки памяти. По окончании процесса чтения сигнал на входе MEMRD должен опять перейти в единичное состояние.

Библиографический список

1. Микропроцессоры. В 3-х кН. Кн. 1. Архитектура и проектирование микро-ЭВМ. Организация вычислительных процессов: Учеб. Для втузов/П.В. Нестеров, В.Ф. Шаньгин, В.Л. Горбунов и др.; Под редакцией Л.Н. Пресиухина. М.: Высш. Шк., 1989. - 495 с.: ил.

2. Лебедев О.Н. Применение микросхем памяти в электронных устройствах: Справ. Пособие. - М.: Радио и связь, 1994. - 216 с,: ил.

3. Бессонов Н.П. Схемотехника ЭВМ: учеб. пособие / Н.П. Бессонов. Екатеринбург: УГТУ-УПИ, 2009. 182 с.

4. Мир Микроконтроллеров Дешифраторы - Режим доступа: http://www.mirmk.net

5. Справка о функционировании интегральных микросхем разного типа - Режим доступа:

http://dplmІ008.narod.ru/str/komplects/sortirovka_po_nazvaniam.html

6. ЭЛЕМЕНТЫ СИСТЕМ АВТОМАТИКИ - Режим доступа:

http://elib.ispu.ru/library/lessons/pikunov/index.html

7. Запоминающие устройства - Режим доступа:

http://radiolla.narod.ru/less_cifra_cxem_memory.htm

Размещено на Allbest.ru