Функціональна організація і система команд процесора

0 8 16 20 31

Подвійне слово з області, вказаної адресою другого операнда, заміщає поточне PSW.

Якщо в новому PSW заданий режим BC, то при завантаженні PSW вміст позиції 16-33 нового PSW не зберігається. Коли надалі PSW записується в пам'ять. Ці позиції містять новий код переривання і код довжини команди.

Робиться тимчасова відміна поєднання. Виконання операції в процесорі затримується до тих пір, поки не буде завершені попередні доступи цього процесора в основну пам'ять по відношенню до інших каналів і процесором.

До тих пір, поки виконання цієї команди не буде завершено, доступ до подальших команд і їх операндом не робиться.

Операнд має бути розташований на границі подвійного слова; інакше розпізнається особливий випадок специфікації і операція пригнічується і тоді, коли має місце особливий випадок захисту або адресації.

Біти 8-15 команд ігноруються.

Ознака результату визначається вмістом відповідного поля нового PSW.

Програмне переривання:

Привілейована операція;

2. СИНТЕЗ ОПЕРАЦІЙ

2.1 Вибірка команди

Перед виконанням будь-якої команди треба рахувати її з пам'яті в регістр команд РК. Адреса прочитуваної команди задається в лічильнику адреси команди СЧАК, що є бітами 40.62 із слова стану програми PSW. З пам'яті одночасно прочитуються 32 розряди - Регістр ОП, адреса якого знаходиться в Адресному регістрі ОП. Оскільки довжина команди може дорівнювати 16 або 32 розрядам, то за одне звернення до пам'яті може бути лічена одна або дві команди або одна команда і частина наступної.

Щоб не робити повторне прочитування, розряди РОП(16:31) можуть запам'ятати у буферному регістрі БР. Для того, щоб визначити, чи знаходиться у БР корисна інформація, використовується тригер переходів ТП, одиничне значення якого означается, що інформація у БР не може бути використана для формування нової команди. Якщо ТП=0, то вміст БР може бути використаний для формування нової команди.

Якщо вибирана команда має формат RR, перше півслово, що є командою, передається на РК, а розряди (16:31) зберігаються на БР. При цьому СЧАК збільшується на "1".

Якщо вибирана команда розпочинається з другого півслова і має довжину в слово, то на РК розряди(0:15) передаються розряди (16:31) РОП, СЧАК збільшується на "2" і відбувається повторне звернення до ОП. Розряди (0:15) РОП передаються на РК (16:31).

Функціональна мікропрограма вибірки команди приведена на рис. 1 у додатку 1. Після вибірки команда знаходиться в РК. Її КОП ми по черзі порівнюємо з Копами наших команд, як тільки вони співпадуть йдемо на виконання. Якщо такого Копа немає, то викликається програмне переривання.

2.2 Реалізація команди "І безпосереднє"

У команді "І безпосереднє " явно даний другий операнд, довжина якого 1 байт - це поле I2. Другий операнд знаходиться в ОП. Його адреса обчислюється наступним способом: з РП за адресою В1 витягається РОН який складається зі зміщенням D1.В результаті отримуємо адресу операнда в ОП. Залежно від останніх 2-х бітів адреси витягаємо відповідний байт і проводимо операцію "І безпосереднє". Потім результат записуємо на місце 1-го операнда і робимо запис отриманого регістра в пам'ять. Ознака результату встановлюється у відповідності вищеописаної умови.

Блок-схема алгоритму показана на малюнку 2.

2.3 Реалізація команди "Складання з нормалізацією"

Для реалізації команди "Складання з нормалізацією" були використані наступні елементи. Тригера SA, SB, які служать для зберігання знаку (модернізований код); тригер DS використовується як прапор переповнювання при складанні. Чотирирозрядні регістри DOPA і DOPB, де зберігаються додаткові цифри для відповідних операндів. Операнди знаходяться в регістровій пам'яті по адресах R1 і R2 відповідно. При витяганні операндів перевіряється коректність завдання адрес. Для зручності операнди розбиті по полях: РА і РВ - поля характеристик, МА і МВ - поля мантис. Програма реалізується відповідно до опису - підрозділ 1.2. Схема алгоритму програми представлена на малюнку 3.

2.4 Реалізація команди "Завантаження і перевірка"

При виконанні цієї команди перевіряється коректність завдання адрес R1 і R2. Відповідно до завдання встановлюється ознака результату.

2.5 Реалізація команди "Завантаження PSW"

Операнд знаходиться в ОП. Його адреса обчислюється наступним способом: з РП за адресою В2 витягається РОН який складається зі зміщенням D2.В результаті отримуємо адресу операнда в ОП. Витягаємо регістр і записуємо його в PSW(0:31), потім збільшуємо на 1-у і записуємо регістр в PSW(32:63).

процесор команда оперативний регістровий

3. ОПИС СТРУКТУРНОЇ СХЕМИ ПРОЦЕСОРА

3.1 Процесор

Процесор складається з наступних основних частин:

· 32-розрядній магістралі М;

· 32- розрядного регістра Z для сполучення з магістраллю;

· 32- розрядного ALU

· 32-розрядних регістрів А, В;

· Тригери DS, SA, SB;

· 4- розрядних регістрів DOPA, DOPB;

· 16-розрядного буферного регістра БР і 32-розрядного регістра команд РК;

· 64- розрядного PSW;

· Тригера переходу ТП;

· Формувачів кодів ФК1-ФК6;

· Різних схем порівняння, мультиплексорів і ліній зв'язку.

Крім того, для роботи процесора потрібні РП і ОП, які можуть знаходитися усередині процесора або підключатися у вигляді зовнішніх пристроїв.

Магістраль процесора служить для зв'язку РП і ОП з внутрішніми регістрами. РП підключена до М через регістр РРП. ОП підключена до М через регістр РОП. Z служить для зв'язку РРП і РОП з регістрами процесора. БР і РК пов'язані з М безпосередньо. ALU служить для виконання різних операцій і для зв'язку між внутрішніми регістрами.

3.2 Оперативна пам'ять

У оперативній пам'яті місткістю 256 кілобайт зберігаються 32 - розрядні слова. Слово читається і записується в оперативну пам'ять тільки цілком за одне звернення до ОП. Адреса слова, до якого робиться звернення, вказується на регістрі адреси основної пам'яті АОП. Довжина регістра АОП дорівнює _, де _- емність ОП в словах. Слово інформації, яке записується або читається з ОП, розмішається в регістрі РОП. Операція в ОП збуджується сигналами читання з основної пам'яті ЧТОП і записи в основну пам'ять ЗПОП. Момент закінчення операції в ОП відзначається сигналом _. Оскільки цикл основної пам'яті має тривалість велику такту роботи процесора, то повинна забезпечуватися синхронізація роботи процесора і оперативної пам'яті за рахунок вершин графа мікропрограми, що чекають.

3.3 Регістрова пам'ять

Регістрова пам'ять застосовується для збільшення швидкодії процесора. РП складається з регістрів загального призначення (РОН) і регістрів з плаваючою комою (РПЗ). Рони використовуються в якості індекс регістрів, базових регістрів, а також для зберігання слів і півслів, що беруть участь в операціях з фіксованою комою. Рони є 32 - розрядні регістри і адресуються числами від 0 до 15. Для звернення до РОНам в командах будь-якого формату відводиться чотирирозрядне поле R.

При виконанні операцій з плаваючою комою один або обидва операнди можуть розташовуватися на РПЗ. Всього використовується чотири регістри завдовжки 8 байтів з адресами 0,2,4,6 відповідно.

Рони і РПЗ структурно об'єднані в 24-регістрову пам'ять РП, регістри 0-15 є Рони, а інші 8 регістрів використовується для зберігання чотирьох восьмибайтних слів. Довжина регістра РП дорівнює 32 розрядам. Адреса регістра вказується на 5-розрядному регістрі АРП. Операнд, який записується або читається з РП, поміщається на регістр РРП. Читання і запис слова ініціюються відповідно сигналами ЧТРП і ЗПРП.

Для зберігання поточної інформації використовується РК. Дані з нього можуть поступати на АРП і на ALU.

3.4 Слово стану процесора

Слово-стан процесора PSW містить інформацію про стан процесора. У зв'язку з обмеженим набором команд використовуються не усі розряди. Розряди 16-31 містять код помилки, що викликала програмне переривання. В даному випадку використовують розряди 28-31. Розряди 32-33 зберігають інформацію про довжину останньої команди, що виконалася. У розряди 34-35 записується ознака результату. Розряди 36-39 зберігають маску переривань. Розряди 40-63 використовуються для зберігання адреси команди. ФК1 використовується для формування коду довжини помилки. ФК2 - коду довжини команди, ФК3 - ознаки результату, ФК4 - адреси пам'яті, ФК5 і ФК6 - для формування деякого коду при виконанні унарних операцій.

Схеми порівняння використовуються для генерації логічних умов.

При написанні мікропрограм потрібно враховувати набір наявного устаткування. Для полегшення визначення необхідного устаткування спочатку пишемо мікропрограму для самої більшої за витратами устаткування команди. Їй являється команда з плаваючою комою. Команда порівняння двох операндів з плаваючою комою. числа представляються в короткому форматі.

0 1 7 8 31

Негативні числа зображаються в прямому коді. Характеристика Х дорівнює порядку числа, збільшеному на 64, і представляє значення порядку в діапазоні від - 64 до +63. Набір символів (_=) означає привласнення змінної на початку машинного такту, а набір символів (: =) означає привласнення змінної у кінці такту.

Структурна схема процесора (операційна частина) приведена в додатку 2.

3.5 Мікрооперації і логічні умови

Перелік усіх мікрооперацій показаний в таблиці 2.

Перелік усіх логічних умов показаний в таблиці 3.

Таблиця 2

Перелік мікрооперацій

Таблиця 3

Перелік логічних умов

4. СИНТЕЗ АВТОМАТА КОТРИЙ УПРАВЛЯЄ

Для синтезу автомата, що управляє, було отримано наступне завдання: автомат, що управляє, повинен мати одне поле Логічних умов - Х, одна укорочена адреса - А і поля Yi для мікрооперацій.

4.1 Розмітка граф схеми

Розмітка здійснюється таким чином: операційний блок і логічна умова представляються одним станом - Pi, де i змінюється від 0 до 50(за завданням). Якщо між операційним блоком і логічною умовою є розгалуження, то операційний блок і логічна умова розмічаються як два різні стани - Рi і Pi₊₁ відповідно.

Розмітка обмежена кількістю станів (за завданням) - їх повинно бути 50. На розміченій ГСА усі мікрокоманди замінені на yi, а логічні умови на xi. отримана ГСА зображена в додатку 1.

4.2 Розбиття мікрооперацій по полях і кодування логічних умов

Принцип розбиття полягає в наступному: yi розташовані в одному операційному блоці записуються в різні поля. Тому кількість полів в цьому прикладі дорівнює 5. У кожному полі включається мікрооперація y0 (відсутність мікрооперацій в змозі). У таблиці 4 показано розбиття по полях і кодування yi.

Таблиця 4

Розбиття по полях

У вибраній нами ділянці схеми застосовуються лише 20-ть логічних умов. У таблиці 5 представлено їх кодування, де додані сигнали «1» і «0».

Таблиця 5

Логічні умови

4.3 Прошивка МПЗУ

Для прошивки МПЗУ необхідно підрахувати, скільки розрядів потрібно виділити для РАМК. У нас 50 станів і можливо з'явиться парі БП, тому n =]ln2(60)[ =6. У полі команди адреса укорочена на один біт: А(0:4). Після того, як ми розбили мікрооперації на поля і закодували логічні умови, команда має наступний вигляд:

0 3 7 10 13 16 21 26

Прошивка МПЗУ робиться за наступними правилами.

1) Якщо в стані Рi є операційний блок і (чи) логічна умова, то їх коди вписуються у відповідні поля.

2) Полі А - це укорочене значення РАМК на 1 біт. У нім вказується адреса переходу по «0», укорочений на одиницю, на наступний стан.

3) Останній біт адреси дорівнює значенню Xi, тому за станом, куди ми переходимо по «0», повинен слідувати стан, куди ми переходимо по «1». Якщо

такі стани вже описані, то записуємо безумовний перехід.

4) За відсутності в стані логічної умови, останній біт адреси кодується «0» або «1», залежно від того де ми розмістили наступний стан.

5) Алгоритм обчислення РАМК представлений на малюнку 1.

Мал. 1. Алгоритм обчислення РАМК

Наслідуючи вищевикладені правила проведемо прошивку ПЗП(таблиця 6).

Таблиця 6

Прошивка МПЗУ

4.4 Опис Структурної і Електричної принципової схеми автомата, що управляє

Пристрої, використані для реалізації мікропрограм можна розбити таким чином: DС1, DC2 дешифратори 4 на 16; DС3, DC4, DC5 дешифратори 3 на 8, МЅ - мультиплексор з 24 в 1; ПЗП (0:26) - для зберігання форматів команд; РАМК(0:5) - адресний регістр, для звернення до осередків ПЗП. Вхідні дані - логічні умови Х, вихідні - безліч кодованих У. Структурна схема автомата, що управляє, приведена в додатку 2.

При побудові принципової електричної схеми використані серії КР155 і КР556. З серії КР556 вибирається для запам'ятовування слів мікропрограми 3 ПЗП КР556РТ17 місткістю 16 кілобайт. Усі інші елементи: мультиплексори, дешифратори, інвертори і регістр адреси ПЗП вибрані з серії КР155. Мікросхеми цієї серії - це малопотужні, швидко діючі, цифрові, інтегральні мікросхеми, призначені для організації високошвидкісного обміну і обробки цифрової інформації тимчасового і електричного узгодження сигналів в обчислювальних системах. Мікросхеми серії КР155 в порівнянні з відомими серіями логічних ТТЛ мікросхем мають мінімальне значення твору швидко дії на розсіювану потужність.

Принципова електрична схема побудована на основі структурної схеми автомата, що управляє, і приведена в графічному застосуванні 3.

ВИСНОВОК

В ході виконання курсового проекту я вивчив принципи побудови процесорних пристроїв і принципи їх зв'язку з іншими пристроями, такими як оперативна пам'ять і регістровий пристрій, що запам'ятовує.

По своїй структурі операційна частина процесора ближче до структури М-автомата, в якому усі регістри пов'язані між собою через АЛУ. У цьому процесорі таким чином пов'язані регістри що безпосередньо беруть участь в арифметичних операціях, хоча і між не якими їх них є безпосередній зв'язок.

Така структура дозволила значно спростити операційний автомат.

У М-автоматі можливе виконання тільки однієї мікрооперації за один машинний такт, а цей процесор дозволив значно нейтралізувати це обмеження за рахунок введення деяких безпосередніх зв'язків і за рахунок розрядності АЛУ в два рази розрядність одного внутрішнього регістра загального призначення, що перевищує, що дозволило використати АЛУ, як єдине ціле при виконанні мікрооперацій над 64-розрядними операндами або як два незалежних АЛУ при роботі з 32-розрядними операндами. Крім того, одночасно з виконанням арифметико-логічних операцій можлива вибірка даних з оперативної або регістрової пам'яті, установка ознак результату і не яких інших дій за рахунок безпосереднього зв'язку з магістраллю регістрів, не пов'язаних з виконанням арифметико-логічних операцій.

Размещено на Allbest.ru