Размещено на http://www.allbest.ru/

2

Размещено на http://www.allbest.ru/

Министерство Образования Российской Федерации

Ижевский Государственный Технический Университет

Кафедра Вычислительной Техники

Пояснительная записка

к курсовой работе по курсу

«Схемотехника ЭВМ»

2012

Содержание

ЧАСТЬ I

Исходное задание

Минимизация

Факторизация

Перевод схемы в универсальный базис

Определение исходных данных для расчета схемы элемента

ЧАСТЬ II

Исходное задание

Расчет схемы

ЧАСТЬ III

Описание интегральной схемы К500ЛП107

Описание интегральной схемы К555ЛА2

Описание интегральной схемы К155ИР15

часть I

Исходное задание

Задана частично определенная функция комплексами:

где функция принимает единичное значение: F = 1, и

где функция принимает как единичное, так и нулевое значение: F = d.

Минимизация

Функция имеет пять переменных, поэтому при ее минимизации используют карту Карно для пяти переменных.

В результате минимизации получают карту, представленную на рис. 1.



	000	010	110	100		101	111	011	001
00			1				1	1
01			1				1
11							1	1	1
10	1		d0				1	1	1

Рис. 1. Карта Карно минимизированной функции.

Минимальное покрытие имеет вид:

.

Стоимость схемы, реализующей это покрытие

W = (4 + 3 + 3 + 3 + 3) + 5 = 21.

Оценим выигрыш в стоимости, полученный в результате минимизации. Стоимость схемы до минимизации можно определить по исходному набору L:

W₀ = (3 + 4 + 4 + 3 + 4 + 5 + 4) + 7 = 34.

Таким образом, выигрыш в стоимости составляет

?W = W₀ - W = 34 - 21 = 13 единиц.

Факторизация

Факторизация вынесением вверх позволяет построить схему с чередующимися элементами И и ИЛИ, что существенно упрощает процесс перевода схемы из булева базиса в универсальный. Используем второй способ.

Представим минимальное покрытие, полученное в результате минимизации, в ДНФ:

.

Для удобства обозначим термы функции как X₁, X₂, X₃, X₄, X₅ и заменим переменные их порядковыми номерами, т.е.:

Составим таблицу пересечения термов.

	X1	X2	X3	X4
	-
		-
		3	-
	-	2	-	-
	-	2,3	3	1,2

Выпишем общие части термов и найдем экономию, полученную при их вынесении, используя выражение (6):

z₁ = 5 (X₁,X₂) ?W(z₁) = 1 (2 - 1) - 2 = -1

z₂ = 1,4 (X₁,X₃) ?W(z₂) = 2 (2 - 1) + 1 - 2 = 1

z₃ = 3 (X₂,X₃,X₅) ?W(z₃) = 1 (3 - 1) - 2 = 0

z₄ = 2 (X₂,X₄,X₅) ?W(z₄) = 1 (3 - 1) - 2 = 0

z₅ = 2,3 (X₂,X₅) ?W(z₅) = 2 (2 - 1) + 2 - 2 = 2

z₆ = 1,2 (X₄,X₅) ?W(z₆) = 2 (2 - 1) + 2 - 2 = 2

Общие части z₅ и z₆ дают экономию по 2 входам. Выносим z₅. При этом множество X₁, X₂, X₃, X₄, X₅ разбивается на два подмножества X₂', X₅' и X1, X₃, X₄, z₅, где

Множество X₂', X₅' общих частей не имеет.

Рассмотрим множество X₁, X₃, X₄, z₅.

	X1	X3	X4
	-
		-
	-	-	-
	-	3	2

Выпишем общие части и определим экономию:

z₇ = 1,4 (X₁,X₃) ?W(z₇) = 2 (2 - 1) +1 - 2 = 1

z₈ = 3 (X₃,z₅) ?W(z₈) = 1 (2 - 1) + 1 - 2 = 0

z₉ = 2 (X₄,z₅) ?W(z₉) = 1 (2 - 1) + 1 - 2 = 0

Вынесем множество z₇ как дающее максимальную экономию на данном этапе. При этом множество X₁, X₃, X₄, z₅ разбивается на два подмножества X₁', X₃' и

X₄, z₅, z₇, где

Множество X₁', X₃' общих частей не имеет.

Рассмотрим множество X₄, z₅, z₇.

	X4	z5
	-
	2	-
	-	-

z₁₀ = 2 (X₄,z₅) ?W(z₁₀) = 1 (2 - 1) +1 - 2 = 0

Вынесение z₁₀ экономии не дает.

Для построения схемы вернемся к прежнему обозначению переменных, и запишем функцию с вынесенной общей частью термов:

.

Такая функция реализуется при помощи схемы, представленной на рис. 2.



Рис. 2. Схема, реализующая факторизованную функцию.

Перевод схемы в универсальный базис

Т.к. схема элемента ДТЛН, рассчитываемая во второй части, в позитивной логике выполняет операцию ИЛИ-НЕ, переведем схему в этот базис.

Все элементы схемы заменяем элементами ИЛИ-НЕ, входные переменные, подаваемые в исходной схеме на элементы И, инвертируем, а на выходе схемы устанавливаем инвертор, т.к. последним в исходной схеме является элемент ИЛИ. (рис. 3).

Рис. 3. Схема, реализованная в базисе ИЛИ-НЕ.

Определение исходных данных для расчета схемы элемента

Для одноступенчатых элементов коэффициент объединения по входу M равен максимальному числу входов одного элемента.

минимизация функция одноступенчатый схема

M = 3.

Коэффициент разветвления по выходу N определяется для условных элементов, сигналы с выходов которых используются в качестве входных переменных элементов разработанной схемы.

Поскольку рассчитываемые элементы не имеют инверсии на входах, для выполнения такой операции необходимо использовать дополнительные инверторы.

Коэффициент N равен максимальному количеству разветвлений на выходе одного условного элемент или дополнительно введенного инвертора.

N = 3.

часть II

Исходное задание

Рис. 4. Одноступенчатая схема ДТЛН.

Рассчитать одноступенчатую схему ДТЛН (рис. 4) со следующими характеристиками:

Номер варианта	5
Время включения, tвкл, мкс	0,50
Время выключения, tвыкл, мкс	0,50
Амплитуда помехи Uп+, Uп-, В	0
Потребляемая мощность, Вт	-
Диапазон рабочих темп., °C	-40…+80
Допуск на питающ. напр., %	10
Допуск на резисторы, %	10

M = 3, N ? 3.

Расчет схемы

Выберем транзистор КТ339А с параметрами:

||_min = 3 на частоте измерений f = 100МГц,

(25°C) = 25 - 100,

I_{К0 max}(25°C) = 4мкА,

C_К(U_К = 5В) = 2пФ,

U_{БЭ от max} = 0,9В,

U_{БЭ от min} = 0,6В,

U_{КЭ н max} = 0,3В,

U_{КЭ н min} = 0,1В,

I_{К max} = 25мА,

U_{ЭБ max} = 4В,

U_{КБ max} = 40В,

U_{КЭ max} = 25В,

t = -60…150°C.

В качестве диодов выбираем импульсные диоды 2Д510А с параметрами:

U_{D max} = 1,1В,

U_{D min} = 0,6В,

I_{0 max}(60°C) = 50мкА,

C_D = 4пФ,

t_восст ? 40нс.

По формуле (2) рассчитываем



Исходя из формул (34), (33), (64), (67) выбираем

В соответствии с рис. 2 “методического указания” находим

Из формулы (9)

Зададимся S_min = 1,2.

Согласно (35), (36), (63), (69), (70), (71) получаем

(по ГОСТу выбираем 1,6 кОм);



(по ГОСТу R₃ = 11 кОм);

(по ГОСТу R₂ = 1,8 кОм).

Определяем временные параметры транзистора. Из формулы (4)

из формул (7), (18), (19), (21) и (66а)

В соответствие с формулами (74), (75), (31)

По формулам (72), (73) вычисляем

(по ГОСТу R₁ = 43 кОм);

(по ГОСТу 150 пФ).

На основании (77), (76)

, что удовлетворяет заданию.

По формуле (79) находим

Из графиков рис. 8 “методического указания” определяем

По формулам (78), (80), (65), (81) вычисляем

,

что соответствует заданию;

Увеличиваем емкость конденсатора до 1,8 нФ, тогда

часть III

Описание интегральной схемы к500лп107

В качестве базового ЛЭ микросхемы серии К500 используют логический элемент ЭСЛ, реализующий функции ИЛИ / ИЛИ-НЕ.

Схема базового ЛЭ на 2 входа приведена на рис. 5.

Рис. 5. Базовый элемент ЭСЛ.

Цифровые микросхемы ЭСЛ имеют наибольшее быстродействие, достигшее в настоящее время субнаносекундного диапазона. Особенность ЭСЛ в том, что схема логического элемента строится на основе интегрального дифференциального усилителя, транзисторы которого могут переключать ток и при этом никогда не попадают в режим насыщения.

Транзисторы VT1, VT2 выполняют логическую функцию ИЛИ. Внутренние резисторы утечки R1 и R2 позволяют оставлять неиспользованные входы свободными и служат нагрузкой для выходов эммитерных повторителей предыдущих схем ЭСЛ.

Транзистор VT4 и диоды VD1 и VD2 образуют источник опорного напряжения.

Транзисторы VT5 и VT6 включены по схеме эммитерного повторителя и служат для согласования входных и выходных уровней напряжения.

Микросхема К500ЛП107 (рис. 6.) представляет собой 3 элемента ИСКЛ. ИЛИ / ИЛИ-НЕ.

№ выв.	Назначение	№ выв.	Назначение
1	Общий	8	Вход x3
2	Выход y1	9	Выход y3
3	Выход y2	10	Выход y4
4	Вход x1	11	Выход y5
5	Вход x2	12	Выход y6
6	Свободный	13	Вход x5
7	Вход x4	14	Вход x6
8	Ucc	15	Общий

Параметры микросхемы приведены ниже.

Параметр	Значение
T, °C	-10…+75
Ток потребления Iсс, мА	30
Время задержки распр. при вкл. tPHL max, нс	3,9
Время задержки распр. при выкл. tPLH max, нс	3,9
Тип корпуса	DIP16

Габариты корпуса микросхемы приведены на рис. 7.



Рис. 7. Габариты корпуса DIP16

Описание интегральной схемы к555ла2

В качестве базового ЛЭ микросхемы серии К555 используют логический элемент ТТЛШ, реализующий функцию И-НЕ.

Схема базового ЛЭ на 2 входа приведена на рис. 8 и содержит 3 основных каскада: входной, реализующий функцию И, выполненный на диодах VD3 и VD4 и резисторе R1; фазовый вращательный, включающий транзисторы VT1 и VT2, диод VD5 и резисторы R2 - R4; выходной усилитель, состоящий из транзисторов VT3 - VT5 и резисторов R5, R6.



Рис. 8. Базовый элемент ТТЛШ.

Отличительной особенностью ТТЛШ ИС является наличие в активных элементах схемы кроме транзистора VT5 диодов Шотки, которые шунтируют коллекторные переходы транзисторов. Диод Шотки имеет более низкое прямое падение напряжения, чем кремниевые p-n переход, и предохраняет транзистор от насыщения. Введение диодов Шотки исключает накопление зарядов, увеличиващих время выключения транзистора, и способствуют стабильности временных параметоров транзистора в рабочем диапазоне температур.

Подключение диодов Шотки к входным контактам (антизвонных диодов VD1 и VD2) ограничивают отрицательные выбросы на входе схемы.

Входной каскад И работает следующим образом. При одновременной подаче на все входы напряжения, соответсвующего высокому уровню, ток резистора R1 потечет в базу VT4, т.к. входные диоды VD1, VD2 будут смещены в обратном направлении. Если хотя бы на один из входов подать напряжение низкого уровня, то ток резистора R1 будет протекать через входные диоды.

Фазовращательный каскад улучшает передаточные характеристики схемы. Когда отсутствует ток в базе транзистора VT1, то открыты транзисторы VT3, VT4. При включении транзисторы VT1 откроется и транзистор VT5.

Верхнее плечо выходного каскада выполнено по схеме Дарлингтона на транзисторах VT3 и VT4. Это обеспечивает высокий коэффициент усиления каскада в состоянии высокого уровня, повышение нагрузочной способности и улучшает ее динамические свойства. Транзистор VT4 работает в активном режиме.

Нижнее плечо выходного каскада выполнено на транзисторе VT5. В том случае, когда на входы схемы подан высокий уровень напряжения, транзисторы VT1 и VT5 открыты и на выходе схемы устанавливается низкий уровень напряжения.

Резистор R5 верхнего плеча выходного каскада создает напряжение на базе транзистора VT4 и подключен к выходу ЛЭ с целью уменьшения потребляемой мощности при высоком уровне напряжения на выходе схемы. Диод VD5 позволяет уменьшить задержку входной схемы путем увеличения тока коллектора транзистора VT1.

Микросхема ЛА2 (рис. 9) - элемент 8И-НЕ.

№ выв.	Назначение	№ выв.	Назначение
1	Вход x1	8	Выход Y
2	Вход x2	9	Свободный
3	Вход x3	10	Свободный
4	Вход x4	11	Вход x7
5	Вход x5	12	Вход x8
6	Вход x6	13	Свободный
7	Общий	14	Ucc

Микросхема имеет стандартную для своей серии нагрузочную способность (для серии К555 - N = 20).

Параметры микросхемы приведены ниже.

Параметр	Значение
T, °C	0…+70
Ток потребления Iсс, мА	2
Время задержки распр. при вкл. tPHL max, нс	20
Время задержки распр. при выкл. tPLH max, нс	15
Тип корпуса	DIP14

Габариты корпуса микросхемы приведены на рис. 10.

Рис. 10. Габариты корпуса DIP14

Описание интегральной схемы к155ир15

Микросхемы серии К155 изготавливают по стандартной технологии биполярных микросхем транзисторно-транзисторной логики (ТТЛ).



Микросхема ИР15 (рис. 11, 12) - четырехразрядный регистр хранения информации с возможностью перевода выходов в высокоимпедансное состояние. Запись информации со входов D1 - D4 в триггеры микросхемы происходит по спаду импульса отрицательной полярности на входе С, обнуление триггеров - по импульсу положительной полярности на входе R. Особенность регистра - два равноправных инверсных входа разрешения записи EL, собранных по И. Наличие “1” на любом из этих входов запрещает запись в триггеры, причем изменение сигналов на входах D1 - D4 может происходить как при “0”, так и при “1” на входе С, важно лишь состояние этих входов непосредственно перед переходом сигнала на входе С из “0" в “1”.



Рис. 12. Функциональная схема регистра ИР15

Микросхема имеет два равноправных инверсных входа ЕО, собранных по И. Наличие “1” на любом из этих входов переводит выходы в высокоимпедансное состояние. Состояние входов ЕО никак не влияет на работу микросхемы по другим входам - запись, обнуление могут происходить при любых сочетаниях сигналов на входах ЕО.

Основное назначение микросхемы - прием, хранение и мультиплексирование информации, поступающей от различных источников.

Наличие двух входов разрешения записи и двух входов перевода в высокоимпедансное состояние позволяет легко организовать матричное управление большим числом микросхем. Например, два описываемых далее дешифратора ИД4 могут управлять по входам ЕО матрицей из 64 микросхем ИР15, в результате можно получить одновременный прием и запоминание 256 бит информации и последовательную передачу информации по 4 бита в необходимом порядке.

Управляя матрицей по входам EL, можно организовать последовательный прием информации от различных источников и параллельную выдачу, если выходы микросхем не объединять.

Параметры микросхемы приведены ниже.

Параметр	Значение
T, °C	-10…+70
Потребляемая мощность Pср, мВт	360
Время задержки срабатывания tз ср, нс	32
Тип корпуса	DIP16

Габариты корпуса микросхемы приведены на рис. 7.

список литературы

Гитлин В. Б. Методические указания по выполнению курсового проекта по курсу “Схемотехника ЭВМ” - Ижевск: Изд-во ИжГТУ.

Горшков Б. И. Элементы радиоэлектронных устройств - М.: Радио и связь, 1989.

Размещено на Allbest.ru