Разработка лабораторного макета для исследования JK-триггеров

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Курсовая работа

на тему: "Разработка лабораторного макета для исследования JK-триггеров"

СОДЕРЖАНИЕ

Введение

1. Выбор и обоснование структурной схемы лабораторного макета

1.1 Выбор исследуемых параметров

1.2 Выбор структурной схемы

2. Разработка функциональной схемы лабораторного макета

2.1 Состав макета

2.2 Выбор элементной базы макета

3. Расчет электрических параметров схемы макета

4. Разработка принципиальной схемы лабораторного макета

4.1 MS-триггер на логических элементах

4.2 JK-триггер на логических элементах

4.3 JK-триггер на интегральных микросхемах

5. Конструкция макета

6. Разработка основных положений методических указаний для проведения лабораторной работы

6.1 Общие положения

6.2 Реализация JK - триггеров на интегральных микросхемах

6.3 Описание лабораторного макета

6.4 Порядок проведения работы

Заключение

Список литературы

ВВЕДЕНИЕ

триггер лабораторный электрический интегральный

Устройство, имеющее два устойчивых состояния, называют триггером. В одном из них на выходе триггера присутствует высокий потенциал, в другом - низкий. Аналогично мультивибратору, переход триггера из одного состояние в другое происходит лавинообразно, но только с приходом переключающего (запускающего) сигнала.

По принципу действия триггер напоминает взведенную пружину, которая спускается внешней силой. Отсюда еще одно название триггера - спусковое устройство.

В интервале между переключающими сигналами состояние триггера не меняется, т.е. триггер «запоминает» поступление сигнала, отражая это величиной потенциала на выходе. Это дает возможность использовать триггер как элемент памяти. Если совокупность триггеров установить в одинаковое (исходное) состояние, а затем на каждый триггер подать сигнал, соответствующий элементу цифрового кода, то на выходах триггеров установятся и могут неограниченно долго присутствовать потенциалы, представляющие этот код в параллельной форме.

При переключении триггера потенциалы на его выходе меняются лавинообразно, т.е. на выходе формируется прямоугольный импульс с крутыми фронтами. Это позволяет использовать триггер для формирования прямоугольных импульсов из напряжения другой формы (например, синусоидальной).

При поступлении каждой пары переключающих импульсов потенциал на выходе триггера меняется от высокого к низкому и обратно, т.е. на выходе формируется один импульс. Таким образом, триггер можно использовать как делитель частоты переключающих сигналов на два.

Триггеры бывают асинхронными (нетактируемыми) и синхронными (тактируемыми). Асинхронный триггер имеет лишь информационные входы, сигнал на которых с момента их появления определяют состояние триггера. Синхронный триггер кроме информационных входов имеет синхронизирующий (тактирующий, тактовый, разрешающий) вход; сигналы на информационных входах воздействуют на такой триггер только при наличии сигнала на синхронизирующем входе.

Целью же данного курсового проекта является разработка лабораторного стенда для изучения работы таких устройств, как JK-триггеры. Такое устройство имеет три входаJ(установка в единицу), K (установка в нуль), С (синхроимпульс) два выхода: «прямой» - и «инверсный» - Q.

1. ВЫБОР И ОБОСНОВАНИЕ СТРУКТУРНОЙ СХЕМЫ ЛАБОРАТОРНОГО МАКЕТА

1.1 Выбор исследуемых параметров

Работу любого триггера всегда рассматривают относительно прямого выхода Q (подробнее о входах и выходах триггера было описано выше). Т.е. исследуют состояние этого выхода при подаче на входы логических сигналов различных уровней. Такими сигналами являются логический нуль - «0» и логическая единица - «1». Зависимость состояния выхода Q от комбинации логических сигналов на входах легче всего показать в виде таблицы. Такую таблицу называют таблицей истинности. В эту таблицу заносятся все возможные комбинации логических сигналов на входе триггера и соответствующее им состояние выхода Q (иногда и Q).

Кроме того, работу триггера можно также описать временными диаграммами. На эти диаграммы наносятся условно подаваемые на вход сигналы, распределенные во времени, и на их основе строится временная диаграмма, соответствующая состоянию выхода Q.

В данном случае таблицы истинности и временные диаграммы будут являться основными исследуемыми параметрами.

1.2 Выбор структурной схемы

Для работы всего лабораторного стенда необходимо включить в схему макета блок питания, т.к. JK - триггер на логических элементах (ЛЭ) и интегральные микросхемы не могут напрямую работать с напряжением сети 220В как с напряжением питания.

Т.к. для исследования работоспособности триггера нам необходимо подавать на его входы различные комбинации логических сигналов, то в схему лабораторного стенда обязательно необходимо включить задатчики уровней логических сигналов. С их помощью мы сможем подать на входы триггера логические сигналы и построить таблицу истинности либо описать работу триггера с помощью временных диаграмм.

Поскольку по заданию нам необходимо исследовать JK - триггер и MS - триггер которые имеют тактируемый вход С, то целесообразно включить в схему макета простой тактовый генератор. Этот генератор должен вырабатывать прямоугольные импульсы для подачи их на тактовый вход триггера с целью облегчения наблюдения за работой устройства.

Кроме того, для наблюдения за состояниями выходов триггера и задаваемых уровней логических сигналов необходимо включить в макет блок индикационных устройств.

Таким образом, примерная структурная схема макета может иметь вид, показанный на рис.1.

Рисунок 1.1 - Структурная схема лабораторного макета

2. РАЗРАБОТКА ФУНКЦИОНАЛЬНОЙ СХЕМЫ ЛАБОРАТОРНОГО МАКЕТА

2.1 Состав макета

В задании на данный курсовой проект не указана необходимость разработки принципиальных схем тактового генератора, блока питания, задатчика уровня логических сигналов и блока индикации. Поэтому данные устройства можно взять стандартными.

Поскольку уровни входных сигналов для триггеров, точнее для элементов, на которых они построены, не превышают 5В, то блок питания для макета целесообразно взять на 5В. Этот выбор можно обосновать тем, что для подачи сигналов на входы триггеров не придется прибегать к применению элементов снижающих напряжение, поступающее от блока питания на входы.

Исходя из вышесказанного, блок задатчика уровней логических сигналов можно реализовать на нескольких тумблерах и логических элементах непосредственно на макете, а не прибегать к использованию внешних источников с различными уровнями выходных сигналов.

Кроме того, тактовый генератор тоже целесообразно выполнить на самом макете при помощи мультивибратора. Он должен генерировать прямоугольные импульсы с довольно низкой частотой (например, 1-5 Гц), т.к. более высокие частоты будет трудно различить не вооруженным глазом.

Блок индикации можно реализовать на светодиодах, установленных непосредственно на значимых выходах соответствующих триггеров, либо выделить их в отдельную линейку, к которой при помощи проводов с разъемами подключать выходы исследуемых устройств.

Коммутацию отдельных элементов при исследовании триггеров на логических элементах и интегральных микросхемах целесообразно выполнять при помощи проводов с разъемами. Их также можно использовать для подачи сигналов на исследуемое устройство от задатчика уровней логических сигналов и тактового генератора.

Согласно заданию для проекта, макет также должен содержать схемы для исследования работоспособности JK и MS-триггеров на логических элементах и на интегральных микросхемах (ИМС).

Таким образом, функциональная схема лабораторного макета будет иметь вид, показанный на рис. 2.1.

Рисунок 2.1 - Функциональная схема лабораторного макета

2.2 Выбор элементной базы макета

По заданию необходимо выбрать элементную базу для реализации макета. Предлагаются следующие серии микросхем:

- ТТЛ - К531, К555, 1533 серии

- КМОП - 561, 564, 1534 серии

Проведем сравнительный анализ этих серий и технологий изготовления.

Таблица 2 - Сравнительные характеристики микросхем различных типов

Параметр	ТТЛ	КМОП
	К531	К555	КР1533	К561	К564
Напряжение питания (В)	4.5ч5.5	4.5ч5.5	4.5 ч 5.5	-0.5ч18	-0.5ч18
Входное напряжение высокого уровня (В)	2.5ч5.5	2.5ч5.5	2.0 ч 5.5	1.5	1.5
Входное напряжение низкого уровня (В)	-0.4ч0.5	-0.4ч0.4	0 ч 0.8	3.5	3.5
Входной ток низкого уровня: не более (мА)	-2	-0.4	-	-	-
Входной ток высокого уровня не более (мА)	0.05	0.04	-	-	-
Выходной ток высокого уровня (мА)	20	4	-15ч-0.4	-	-
Выходной ток низкого уровня (мА)	-1	-0.4	8 ч 24	-	-
Напряжение на выходе (В)	-	-	5.5	-	-
Время фронта и спада сигнала	5 нс	20 нс	1.0 мкс	-	-
Максимальная емкость нагрузки (пФ)	200	150	200, 500	-	-
Температура окружающей среды (°С)	-60ч125	-60ч125	-10 ч 70	-10ч70	-55ч125
Нагрузочная способность	10	10	-	-	-

Таким образом, выбираем микросхемы ТТЛ серии К1533, т.к они дают возможность подключать нагрузку с большей емкостью, обладают более высокими уровнями выходного тока низкого уровня, дают на выходе напряжение, необходимое для работы других логических устройств.

Из этой серии нам понадобятся следующие типы микросхем.

КР1533ЛА3.

В состав микросхемы входят четыре двух входовых элемента И-НЕ. Функциональная схема и номенклатура выводов микросхемы приведены на рис. 2.2.



Рисунок 2.2 - Функциональная схема микросхемы КР1533ЛА3

КР1533ЛН1.

В состав микросхемы входят шесть элемента инверторов. Функциональная схема и номенклатура выводов микросхемы приведены на рис. 2.3.

Они понадобятся для построения MS-триггеров на базе логических элементов.

Рисунок 2.3 - Функциональная схема микросхемы КР1533ЛН1

КР1533ТВ15.

В состав микросхемы входят два JK-триггера. Функциональная схема и номенклатура выводов микросхемы приведены на рис. 2.4.

Эта микросхема понадобится для построения JK- триггера на ИМС.



Рисунок 2.4 - Функциональная схема микросхемы КР1533ТВ15

3. РАСЧЕТ ЭЛЕКТРИЧЕСКИХ ПАРАМЕТРОВ МАКЕТА

Поскольку в техническом задании на данный курсовой проект не было указано на необходимость расчета таких составных частей макета как блок питания и тактовый генератор, то нам остается лишь рассчитать номиналы сопротивлений для блока индикации. Для индикации различных одиночных сигналов высокого уровня выбираем светодиоды типа АЛ336Б. Максимальный ток для такого диода равен 10мА. Максимальное напряжение 2В. Напряжение нашего блока питания составляет 5В. Таким образом, по закону Ома (см. рис. 3.1) величина сопротивления в цепи светодиода вычисляется следующим образом.

Рисунок 3.1 - Цепь светодиода для блока индикации

Ом.

Таким образом, резисторы для блока индикации выбираем типа МЛТ-0,5-300 Ом.

4. РАЗРАБОТКА ПРИНЦИПИАЛЬНОЙ СХЕМЫ ЛАБОРАТОРНОГО МАКЕТА

4.1 МS-триггер на логических элементах

Триггер данного типа состоит из двух последовательно включенных элементарных триггеров с противофазной синхронизацией. При этом первый триггер является ведущим или M- триггером (master - хозяин), т.к. выполняет предписываемую всей схеме логическую функцию, а второй - ведомым или S- триггером (slave - раб). Ведомый триггер выполняет только вспомогательную функцию хранения состояния ведущего триггера при синхросигнале C=1.

Рисунок 4.1 MS-триггер на логических элементах.

Благодаря общему синхроимпульсу С все схемы функционируют как одно целое. Информация задается установочными входами S и R. В триггере М она устанавливается по фронту сигнала С. Но в течении всего времени пока С=1 эта информация в триггер S проходить не будет (за счёт инвертирования сигнала С.)

4.2 JK-триггер на логических элементах

JK-триггер можно легко получить из MS-триггера если его выходы соединить накрест со входами с помощью петель обратных связей.

Рисунок 4.2 JK-триггер на логических элементах

JK-триггеры выполняются тактируемыми. Такой JK-триггер имеет информационные входы J и К, которые по своему влиянию аналогичны входам S и R тактируемого RSС-триггера: при J = 1, К = О триггер по тактовому импульсу устанавливается в состояние Q=1; при J = 0, К = 1 -- переключается в состояние Q=0, а при J = R = = 0 -- хранит ранее принятую информацию. Но в отличие от RSС-триггера одновременное присутствие логических 1 на информационных входах не является для JК-триггера запрещенной комбинацией; при J = К = 1 триггер работает в счетном режиме, т. е. переключается каждым тактовым импульсом. Временная диаграмма такого триггера приведена на рисунке.



Рисунок 4.3. Временная диаграмма JK-триггера.

4.3 JK-триггер на интегральной микросхеме.

Микросхема КР1533ТВ15

Микросхема представляет собой два независимых тактируемых JK-триггера с установкой в 0 и 1(выходы R и S).В отличии от других JK- триггеров данная микросхема имеет инверсный вход К, а считывания информации со входов Jи K происходит во время отрицательного перепада. Логические уровни на Jи K не должны изменятся, пока на С высокий уровень! Если соединить входы J и K триггер будет работать как обычный счетный (делить частоту на 2).

Рисунок 4.6 - УГО и таблица истинности микросхемы КР1533ТВ15

5. КОНСТРУКЦИЯ МАКЕТА

На основании структурной схемы лабораторного макета, показанной на рис. 1.1, а также разработанной принципиальной схемы макета можно схематически представить вид передней панели макета.

Детальная схема расположения основных устройств на панели макета будет приведена в графической части проекта.

Рисунок 5.1 - Вид передней панели лабораторного макета

6. РАЗРАБОТКА ОСНОВНЫХ ПОЛОЖЕНИЙ МЕТОДИЧЕСКИХ УКАЗАНИЙ ДЛЯ ПРОВЕДЕНИЯ ЛАБОРАТОРНОЙ РАБОТЫ

Целью данной лабораторной работы будет:

- экспериментальное подтверждение материала, полученного на лекционных занятиях

- исследование работоспособности различных видов JK-триггеров

- приобретение навыков самостоятельного построения различных видов JK-триггеров на ЛЭ.

6.1 Общие положения

Устройство, имеющее два устойчивых состояния, называют триггером. В одном из них на выходе триггера присутствует высокий потенциал, в другом - низкий. Аналогично мультивибратору, переход триггера из одного состояние в другое происходит лавинообразно, но только с приходом переключающего (запускающего) сигнала.

При переключении триггера потенциалы на его выходе меняются лавинообразно, т.е. на выходе формируется прямоугольный импульс с крутыми фронтами. Это позволяет использовать триггер для формирования прямоугольных импульсов из напряжения другой формы (например, синусоидальной).

Триггеры бывают асинхронными (нетактируемыми) и синхронными (тактируемыми). Асинхронный триггер имеет лишь информационные входы, сигнал на которых с момента их появления определяют состояние триггера. Синхронный триггер кроме информационных входов имеет синхронизирующий (тактирующий, тактовый, разрешающий) вход; сигналы на информационных входах воздействуют на такой триггер только при наличии сигнала на синхронизирующем входе.

Работу любого триггера всегда рассматривают относительно прямого выхода Q. Т.е. исследуют состояние этого выхода при подаче на входы логических сигналов различных уровней. Такими сигналами являются логический нуль - «0» и логическая единица - «1». Зависимость состояния выхода Q от комбинации логических сигналов на входах легче всего показать в виде таблицы. Такую таблицу называют таблицей истинности. В эту таблицу заносятся все возможные комбинации логических сигналов на входе триггера и соответствующее им состояние выхода Q (иногда и Q).

Кроме того, работу триггера можно также описать временными диаграммами. На эти диаграммы наносятся условно подаваемые на вход сигналы, распределенные во времени, и на их основе строится временная диаграмма, соответствующая состоянию выхода Q.

МS-триггер на логических элементах

Триггер данного типа состоит из двух последовательно включенных элементарных триггеров с противофазной синхронизацией. При этом первый триггер является ведущим или M- триггером (master - хозяин), т.к. выполняет предписываемую всей схеме логическую функцию, а второй - ведомым или S- триггером (slave - раб). Ведомый триггер выполняет только вспомогательную функцию хранения состояния ведущего триггера при синхросигнале C=1.

Рисунок 6.1 MS-триггер на логических элементах.

Благодаря общему синхроимпульсу С все схемы функционируют как одно целое. Информация задается установочными входами S и R. В триггере М она устанавливается по фронту сигнала С. Но в течении всего времени пока С=1 эта информация в триггер S проходить не будет (за счёт инвертирования сигнала С.)

JK-триггер на логических элементах

JK-триггер можно легко получить из MS-триггера если его выходы соединить накрест со входами с помощью петель обратных связей.

Рисунок 6.2 JK-триггер на логических элементах

JK-триггеры выполняются тактируемыми. Такой JK-триггер имеет информационные входы J и К, которые по своему влиянию аналогичны входам S и R тактируемого RSС-триггера: при J = 1, К = О триггер по тактовому импульсу устанавливается в состояние Q=1; при J = 0, К = 1 -- переключается в состояние Q=0, а при J = R = = 0 -- хранит ранее принятую информацию. Но в отличие от RSС-триггера одновременное присутствие логических 1 на информационных входах не является для JК-триггера запрещенной комбинацией; при J = К = 1 триггер работает в счетном режиме, т. е. переключается каждым тактовым импульсом. Временная диаграмма такого триггера приведена на рисунке.



Рисунок 6.3. Временная диаграмма JK-триггера.

6.2 Реализация JK - триггеров на интегральных микросхемах

Микросхема КР1533ТВ15

Микросхема представляет собой два независимых тактируемых JK-триггера с установкой в 0 и 1(выходы R и S).В отличии от других JK- триггеров данная микросхема имеет инверсный вход К, а считывания информации со входов Jи K происходит во время отрицательного перепада. Логические уровни на Jи K не должны изменятся, пока на С высокий уровень! Если соединить входы J и K триггер будет работать как обычный счетный (делить частоту на 2).

Рисунок 6.6 - УГО и таблица истинности микросхемы КР1533ТВ15

6.3 Описание лабораторного макета

В центральной части макета расположен набор различных логических элементов и интегральных микросхем. Студенты на основе полученных ранее теоретических знаний должны построить различные схемы триггеров согласно заданию, используя этот набор.

Для подачи сигналов на входы триггеров необходимо задействовать задатчики уровней логических сигналов в левой части макета.

Для построения тактируемых триггеров в качестве синхронизирующего сигнала рекомендуется применить сигнал от тактирующего генератора.

Для наблюдения за переключением выходов триггеров рекомендуется подключать их к светодиодному табло в верхней части макета.

6.4 Порядок выполнения работы

Опыт 1.

1. Собрать схему MS-триггера на логических элементах, предварительно отключив питание макета.

2. Подключить выходы триггера к индикационному табло.

3. Подавая на входы триггера сигналы с задатчика уровней сигналов получить таблицу истинности данного триггера.

4. Построить временную диаграмму работы триггера, получив задание у преподавателя.

Опыт 2.

1. Собрать схему JK-триггера на логических элементах

2. Повторить действия 2-4 из опыта 1.

Опыт 3.

1.Используя описания микросхемы произвести проверку работоспособности интегрального триггера на микросхеме. КР1533ТВ15.

ЗАКЛЮЧЕНИЕ

В ходе проведенного проектирования был разработан лабораторный макет для проведения лабораторных работ по предмету «Элементы и устройства ЭВТ». В состав макета входит довольно широкий набор исследуемых устройств, что позволяет досконально изучить большинство распространенных видов JK-триггеров. По каждому виду триггеров были приведены подробные описания их функционирования, приведены схемы включения, временные диаграммы работы и таблицы истинности.

Также были разработаны методические указания к проведению лабораторной работы по исследованию различных видов JK-триггеров, даны подробные сведения по каждому из проводимых опытов.

В графической части проекта приведены принципиальная схема, а также чертеж передней панели макета.

Таким образом, в целом, данный проект полностью удовлетворяет заданию на курсовое проектирование.

СПИСОК ЛИТЕРАТУРЫ

1. Браммер Ю.А., Пащук И.Н. Импульсная техника - М.: Высшая школа, 2003, 320 с.

2. Мальцева Л.А. и др. Основы цифровой техники - М.: Радио и связь, 1987, 128 с.

3. Потемкин И.С. Функциональные узлы цифровой автоматики - М.: Энергоатомиздат, 1988, 320 с.

4. Пухальский Г.И., Новосельцева Т.Я. Проектирование дискретных устройств на ИМС: Справочник - М.: Радио и связь, 1990, 304 с.

5. Шило В.Л. Популярные цифровые микросхемы: Справочник - М.: Радио и связь, 1989, 352 с.

6. Конспект лекций по предмету «Элементы и устройства вычислительной техники и связи»

Размещено на Allbest.ru