Разработка аппаратного и программного обеспечений микропроцессорной системы

7

Размещено на http://www.allbest.ru/

Министерство образования и науки Российской Федерации

Федеральное агентство по образованию

Московский государственный открытый университет

Кафедра

Информационные системы и измерительные технологии

Реферат

Дисциплина:

Микропроцессорные устройства систем управления

Тема:

Разработка аппаратного и программного обеспечений микропроцессорной системы

Студент: Блыщак С.Б.

Группа: ПОВТ/с

Преподаватель: Нефедов С.В.

Москва, 2011г1. Структурная схема микропроцессорной системы

Часто при построении МП-системы для связи процессорного модуля с периферийными используется одна группа шин. В этом случае микропроцессор обращается к внешним устройствам ввода-вывода как к элементу памяти. Данная организация проста с точки зрения задействованных аппаратных средств, но допускает лишь последовательный во времени режим обмена информацией между периферийными модулями и процессорным модулем, т.е. невозможно одновременно обратиться и к памяти и к портам ввода-вывода. Это обстоятельство снижает производительность системы с точки зрения организации обмена информации в ней, но при этом не требует организации сложной аппаратной реализации. Во многих случаях управляющих систем, где не требуется сверхбыстрой реакции на внешние возмущения, такая структура является наиболее оптимальной. Структурная схема МП-системы с общей шиной представлена в приложении 1.

По роду передаваемой информации все шины разделены на три группы, образующие шину данных, шину адреса и шину управления. Характерной особенностью шины данных является ее двунаправленность, обеспечиваемая буферными регистрами, под которой понимается возможность передачи данных в разные моменты времени в различных направлениях, например, сначала от процессорного модуля к периферийному, а затем в обратном направлении. Ещё одна особенность этих буферных регистров заключается в том, что они являются трехстабильными, т.е. выходы этих регистров могут принимать третье пассивное или, так называемое высокоимпедансное состояние, благодаря чему регистр оказывается как бы отключенным от шины данных.

Каждый периферийный модуль имеет вход для приема сигнала CS (crystal select или выбор модуля). В процессе работы с помощью этого сигнала "активизируется" только один из периферийных модулей. Это означает, что возможен обмен данными между ним и процессорным модулем. Выходы остальных модулей при этом остаются в высокоимпедансном состоянии (отключенном) и на работу системы в целом не влияют.

Поскольку процессорный модуль должен обмениваться данными с определенными ячейками памяти запоминающих устройств или с определенными портами, то для возможности обращаться (адресоваться) к ним, каждая ячейка памяти и каждый порт ввода и вывода имеют свои индивидуальные номера - адреса. При обмене данными процессорный модуль устанавливает двоичный код, соответствующий адресу порта или ячейки памяти на шине адреса. Шина адреса является однонаправленной, т.е. адреса передаются только в одном направлении: от процессорного модуля.

Рассматриваемая структура содержит два модуля памяти: модуль ОЗУ и модуль ПЗУ. Некоторые МП-системы могут содержать несколько модулей ОЗУ и ПЗУ, каждый из которых имеет вход для приема сигнала «выбор модуля». Во всех случаях, когда содержится более одного модуля памяти, часть кода адреса ячейки памяти должна указывать, к какому модулю памяти производиться обращение. Эта часть называется кодом выбора модуля. Оставшаяся часть кода адреса выбирает ячейку памяти внутри модуля и называется адресом слова. Дешифрация кода выбора модуля производится с помощью дешифратора выбора модуля памяти, который вырабатывает соответствующий сигнал CS. Дешифрация адреса слова осуществляется внутренним дешифратором модуля. Входы этого дешифратора (адресные шины модуля памяти) подключаются к соответствующим линиям шины адреса.

Рассматриваемая структура содержит один порт ввода и три порта вывода. Однако таких портов может быть и гораздо больше. Все входы CS портов ввода и вывода подключаются через дешифратор номеров портов к линиям шины адреса. Порты «активизируются» при появлении на шине адреса кодов, соответствующих их номерам. Дополнительным условием «активизации» любого периферийного модуля является наличие соответствующего сигнала на шине управления. По линиям шины управления от процессорного модуля к периферийным поступают сигналы, определяющие выбор группы модулей (порты или модули памяти), а также направление обмена данными: сигнал чтения из модулей запоминающих устройств - MR (read memory), сигнал записи в модули запоминающих устройств - MW (write memory), сигнал чтения из порта ввода - IOR (read input/output), сигнал записи в порт вывода - IOW (write input/output).

Таким образом, при записи, например, числа в ячейку памяти ОЗУ процессорный модуль устанавливает на шине адреса адрес этой ячейки памяти, на шине данных - двоичный код записываемого числа и выдает на соответствующую линию шины управления сигнал MR. При этом с шины данных число записывается в адресуемую ячейку памяти ОЗУ. При чтении, например, данных из какого-либо порта ввода процессорный модуль устанавливает на шине адреса адрес этого порта и выдает на соответствующую линию шины управления сигнал IOR. При этом адресуемый порт ввода передает информацию со своего входа на шину данных, откуда она считывается процессорным модулем.

Данная схема так же содержит аналоговый коммутатор, управляемый трехразрядным адресным кодом. Аналоговый сигнал выбранного канала оцифровывается с помощью восьмиразрядного униполярного АЦП.

Блок-схема программы

2. Алгоритм программы

Для начала мы вводим начальные значения минимум, максимума и счетчика такими, чтоб значение минимума было максимально-возможным числом, значение максимума было минимально-возможным числом, а значение счетчика было равно нулю.

Увеличиваем значение D на 1. Далее, опросив первый аналоговый канал коммутатора, заносим полученное значение в аккумулятор, где будут происходить все вычисления. Сравниваем значение аккумулятора с текущим максимумом B. Если значение меньше нуля, значит значение в аккумуляторе меньше значения текущего максимума, в этом случае мы переходим к следующему шагу. Если разница получилась положительной, значит у нас есть новый максимум, который надо занести в регистр В.

Следующим шагом мы сравниваем аккумулятор с текущим минимумом. Если значение меньше нуля, значит в аккумуляторе новый минимум и мы заносим его в С. Иначе мы переходим к следующему шагу.

Следующим шагом мы сравниваем счетчик D с необходимым нам количеством шагов цикла - 8. Если значение не нулевое, значит мы переходим к началу цикла. Иначе выводим получившиеся значения минимума и максимума в порты вывода.

3. Электрическая принципиальная схема

В схеме организовано 1 порта ввода и 3 порта вывода на основе микросхем КР580ИР82. Микросхема имеет трехстабильные выходы Q0…Q7. Управление состоянием выходов осуществляется по инверсному статическому входу (output enable), имеющим тот же смысл, что и сигнал выбора CS в структурной схеме. Поскольку порты ввода подключаются в общую шину данных, то, чтобы они не включались в эту шину одновременно друг с другом и с памятью, выходы их необходимо активизировать только при наличии обращения к конкретному порту. Это достигается путем подачи на вход логического 0. Вход STB (strob) служит для записи входных данных в выходные триггеры. Этот вход является прямым динамическим.

Таким образом, для опроса конкретного порта ввода необходимо на его вход подавать логический ноль, а на вход STB - перепад с 0 на 1. Для выходных портов нет необходимости переводить их выходы в высокоимпедансное состояние. Поэтому на вход у них подается постоянно логический ноль путем подключения этих входов к земле. Управление же осуществляется только по входу STB путем защелкивания в них выходных данных при наличии обращения к конкретным портам вывода. Управляющие сигналы активизации портов ввода-вывода формируются путем объединения сигналов IOR и IOW и унитарного выходного кода с выхода дешифратора адреса, реализованного на микросхеме К155ИД10. Таким образом, активизация соответствующего порта происходит только тогда, когда происходит совпадение сигналов IOR или IOW и его адреса с шины адреса. микропроцессорная система алгоритм шина

Память в представленной в Приложении 3 схеме представлена микросхемами ПЗУ и ОЗУ по 2 кБайт каждая. Выбор адресного пространства ПЗУ или ОЗУ осуществляется разрядом A11 шины адреса микропроцессора. При нуле в этом разряде активизируется микросхема ПЗУ, при единице - микросхема ОЗУ.

Размещено на Allbest.ru