• 3.1. Процессоры семейства AMD Phenom II
• 3.2. Процессоры семейства Intel Core i7
• 3.3. Сравнительная характеристика Core i7 920, Phenom II X4 920, Phenom X4 9950
• Заключение
• Список литературы

Введение

Сейчас, принято говорить, что центральный процессор является мозгом компьютера. Фактически, центральный процессор - это крошечный чип, связанный непосредственно с материнской платой, с большим вентилятором (кулером), подключенным непосредственно к нему. Без вентилятора центральный процессор очень быстро бы сгорел.

На сегодняшний день на рынке есть две главные марки центральных процессоров: Intel и AMD.

Различают также два различных центральных процессора: «гнездо» и разъем. «Гнездо» подсоединяется непосредственно к материнской плате, также оно имеет собственный вентилятор, в то время как разъем имеет оболочку, которая держится на центральном процессоре, и вентилятор, связанный с этой оболочкой. Нельзя выделить лучшее из этих двух типов, но «гнездо» становится все более популярным, и, таким образом, становится легче охлаждать процессор, что является главным фактором быстродействия компьютера.

Скорость центрального процессора измеряется в Мегагерцах (Мгц), свыше 1000 Мгц называется Гигагерцем (ГГц). Одно основное неправильное представление относительно центрального процессора - это то, что чем больше число (мегагерц/гигагерц), тем быстрее центральный процессор.

Целью данной курсовой работы является изучение архитектуры, функционирования и основных характеристик центрального процессора.

Для реализации поставленной цели, необходимо решить следующие задачи:

1. Изучить архитектуру центрального процессора

2. Исследовать функционирование центрального процессора

3. Провести сравнительный анализ основных характеристик процессоров.

1. Общая архитектура центрального процессора

Центральный процессор - это центральное устройство компьютера, которое выполняет операции по обработке данных и управляет периферийными устройствами компьютера. У компьютеров четвёртого поколения и старше функции центрального процессора выполняет микропроцессор на основе СБИС, содержащей несколько миллионов элементов, конструктивно созданный на полупроводниковом кристалле путём применения сложной микроэлектронной технологии.

К основным характеристикам процессора относятся:

· Быстродействие (вычислительная мощность) - это среднее число операций процессора в секунду.

· Тактовая частота в МГц. Тактовая равна количеству тактов в секунду. Такт - это промежуток времени между началом подачи текущего импульса ГТЧ и началом подачи следующего. Характерные тактовые частоты микропроцессоров: 40 МГц, 66 МГц, 100 МГц, 130 МГц, 166 МГц, 200 МГц, 333 МГц, 400 МГц, 600 МГц, 800 МГц, 1000 МГц и т. д. До 3ГГц Тактовая частота отражает уровень промышленной технологии, по которой изготавливался данный процессор. Она также характеризирует и компьютер, поэтому по названию модели микропроцессора можно составить достаточно полное представление о том, к какому классу принадлежит компьютер. Поэтому часто компьютерам дают имена микропроцессоров, входящих в их состав. Ниже приведены названия наиболее массовых процессоров, выпущенных фирмой Intel и годы их создания: 8080 (1974 г.), 80286 (1982 г.), 80386DX (1985 г.), 80486DX (1989 г.), 80586 или Pentium (1993 г.), Pentium Pro (1995 г.), Pentium II (1997 г.), Pentium III (1999 г.), Pentium IV (2001 г.). Как видно, увеличение частоты - одна из основных тенденций развития микропроцессоров. На рынке массовых компьютеров лидирующее место среди производителей процессоров занимают 2 фирмы: Intel и AMD. За ними закрепилось базовое название, переходящее от модели к модели. У Intel - это Pentium и модель с урезанной кэш-памятью Pentium Celeron; у AMD - это Athlon и модель с урезанной кэш-памятью Duron.

· Разрядность процессора - это максимальное количество бит информации, которые могут обрабатываться и передаваться процессором одновременно. Разрядность процессора определяется разрядностью регистров, в которые помещаются обрабатываемые данные. Например, если регистр имеет разрядность 2 байта, то разрядность процессора равна 16 (2x8); если 4 байта, то 32; если 8 байтов, то 64.

Существует много различных подходов к реализации структурной схемы (архитектуры) центрального процессора (ЦП). В нашей стране наибольшее распространение получила архитектура, предложенная американской фирмой Intel. Именно поэтому мы сосредоточим основное внимание на изучении процессоров, построенных по идеологии Intel и вычислительных машин, реализованных на базе этих процессоров фирмой IBM.

При разработке Intel8086 применены интересные архитектурные решения, к которым, в частности, относится разделение функций сопряжения с шиной и выполнения команд. В соответствии с этим структуру процессора (рис. 1.1, а) можно условно разделить на две части: блок сопряжения с шиной (БСШ) и исполнительный блок (ИБ).

Рассмотрим назначение и работу отдельных узлов микропроцессора Intel 8086. В нем имеется четырнадцать 16-разрядных регистров, которые по своему назначению можно разделить на три группы (рис. 1.1, б). Регистры АХ, ВХ, СХ, DX образуют группу регистров общего назначения (РОН). Эти регистры могут без ограничений участвовать в выполнении арифметических и логических операций. Некоторые другие операции, например операции над цепочками байтов и слов, предписывают регистрам данной группы специальное использование: АХ - аккумулятор, ВХ - база, СХ - счетчик, DX - данные. В отличие от регистров других групп РОН обладают свойством раздельной адресации старших и младших байтов. Поэтому РОН можно рассматривать как совокупность двух наборов 8-разрядных регистров: набора Н, содержащего АН, ВН, СН, DH, и набора L, содержащего AL, BL, CL, DL. Регистры всех других групп являются неделимыми и оперируют 16-разрядными словами, даже в случае использования только старшего или младшего байта.

Рис. 1.1. Архитектура центрального процессора Intel 8086 и его регистры.

Регистры SP, BP, SI и DI образуют группу указательных и индексных регистров, назначение которых заключается в том, что они содержат значения смещений, используемых для адресации в пределах текущего сегмента памяти. При этом регистры-указатели SP и ВР хранят смещения адреса в пределах текущего сегмента памяти, выделенного под стек, а индексные регистры SI и DI содержат смещения адреса в пределах текущего сегмента памяти, выделенного под данные. С этим связаны и обозначения регистров: SP - указатель стека, ВР - указатель базы, SI - индекс источника и DI - индекс места назначения. Регистры этой группы могут использоваться и как регистры общего назначения.

Регистры CS, DS, SS и ES, образующие группу сегментных регистров, играют важную роль во всех действиях ЦП, связанных с адресацией памяти. Обозначения регистров расшифровываются следующим образом: CS - кодовый или программный сегмент, DS - сегмент данных, SS - стековый сегмент и ES - дополнительный сегмент. Содержимое любого из этих регистров определяет текущий начальный адрес сегмента памяти, выделенного пользователем под информацию, соответствующую названию регистра.

Содержимое регистра CS определяет начальный адрес сегмента памяти, в котором располагается объектный код программы. Выборка очередной команды осуществляется относительно содержимого CS с использованием значения указателя команд IP. Содержимое регистра DS определяет начальный адрес текущего сегмента данных, так что обращение к данным в памяти ЦП осуществляет относительно содержимого DS. Для обращения к другим трем сегментам: дополнительному, стековому или программному - используется специальный указатель, который называется префиксом замены сегмента и располагается в соответствующих командах.

Содержимое регистра SS определяет текущий сегмент, выделенный для организации стека. Все обращения к памяти, при которых для вычисления адреса прямо или косвенно используются регистры ВР или SP, осуществляются относительно содержимого регистра SS. К таким обращениям относятся, например, все операции со стеком, включая и те, которые связаны с операциями вызова подпрограмм, прерываниями и операциями возврата. Обращения к данным, использующие регистр ВР (но не SP), могут производиться также и относительно одного из трех других сегментных регистров путем использования префикса замены сегмента.

Рис. 1.2. Регистр флагов

Содержимое регистра ES определяет начальный адрес сегмента, рассматриваемого как дополнительный сегмент данных. В частности, обращения к данным в операциях с цепочками байтов или слов осуществляются относительно ES, а в качестве смещения берется содержимое DI.

Кроме перечисленных регистров имеются два 16-разрядных регистра: IP - указатель команд и F - регистр флагов. В регистре IP формируется относительный (относительно CS)адрес команды, подлежащей исполнению. В регистре F (рис. 1.2) используются следующие девять разрядов: CF - перенос, PF - четность, AF - вспомогательный перенос, ZF - нулевой результат, SF - знак, TF - пошаговый режим, IF - разрешение прерывания, DF - направление, OF - переполнение. Неиспользованные разряды на рисунке заштрихованы.

Флаги AF, CF, PF, SF и ZF характеризуют признаки результата последней арифметической, логической или иной операции, влияющей на эти флаги. Установка флага производится в следующих случаях:

AF - при выполнении операции производится перенос «1» из младшей тетрады байта в старшую или осуществляется заем «1» из старшей тетрады;

CF - при переносе «1» из старшего бита байта (слова) или при заеме единицы в старший бит;

PF - если в представлении результата операции содержится четное число единиц;

SF - при получении «1» в старшем бите результата;

ZF - если в результате выполнения операции получено нулевое значение.

К этой группе флагов относится также флаг OF, который устанавливается при наличии переполнения в результате выполнения арифметических операций над числами со знаком.

Флаги DF, IF и TF используются для управления работой процессора. Флаг DF управляет направлением обработки данных в операциях с цепочками байтов или слов. При DF=1 цепочка обрабатывается снизу вверх, т. е. происходит автоматическое уменьшение (автодекремент) адреса текущего элемента цепочки. При DF=0 цепочка обрабатывается сверху вниз, т. е. происходит автоматическое увеличение (автоинкремент) адреса.

Флаг IF предназначается для разрешения или запрещения (маскирования) внешних прерываний. При IF = 0 внешние прерывания запрещены, т. е. процессор не реагирует на их запросы.

Флаг TF применяется для задания процессору пошагового режима, при котором процессор после выполнения каждой команды останавливается и ждет внешнего запуска. Пошаговый режим задается установкой флага TF= 1 и обычно необходим при отладке программ.

Основные операции по обработке данных выполняются в арифметико-логическом устройстве (АЛУ), с которым связана схема коррекции результатов (СКР), используемая при работе с данными, представленными в двоично-десятичных кодах. Связь внутренних узлов ЦП с шиной ША/Д осуществляется через буфер шины БШ, состоящий из двунаправленных усилителей с тремя устойчивыми выходными состояниями.

Усовершенствование архитектуры Intel 8086 связано также с введением в структуру микропроцессора специального сумматора (СМ) для вычисления адресов памяти.

Как отмечалось выше, разрядность адресов микропроцессора равна 20. Однако для упрощения операций хранения и пересылки адресной информации процессор манипулирует 16-разрядными логическими адресами, к которым относятся начальные (базовые) адреса сегментов памяти и значения смещений в этих сегментах. Логические адреса используются для вычисления 20-разрядных физических (абсолютных) адресов с помощью следующей процедуры. Содержимое каждого сегментного регистра рассматривается как 16 старших разрядов А19-А4 начального адреса соответствующего сегмента. Младшие разряды A3-А0 этого адреса всегда полагаются равными нулю и поэтому не запоминаются в регистрах, а приписываются справа к старшим разрядам во время операции вычисления физических адресов. Эта операция выполняется сумматором адреса, расположенным в блоке БСШ, и состоит в сложении 20-разрядного начального адреса сегмента с 16-разрядным смещением, которое дополняется четырьмя старшими разрядами А19-А16, равными нулю, как показано на рис. 1.3. Сумматор адресов осуществляет, например, следующие вычисления: CS + IP - при выборке очередной команды, SS + SP - при обращении к стеку, DS + SI и ES + DI - при обработке строк, DS + EA- при обращении к запоминающему устройству с произвольной выборкой (ЕА - исполнительный адрес, формирование которого описано ниже).

Рис. 1.3. Вычисление физического 20-разрядного адреса

Поскольку младшие четыре разряда начального адреса любого сегмента должны быть равны нулю, значения начальных адресов сегментов выбираются кратными 16. Наибольшая емкость памяти, отводимой под один сегмент, определяется максимальным значением 16-разрядного смещения и составляет 64К байт.

На рис. 1.4 приведен пример размещения сегментов памяти.

Рис 1.4. Пример размещения сегментов в памяти

В несложных системах с емкостью памяти не более 64К байт можно отказаться от сегментации памяти и установить все сегментные регистры в нулевое состояние. При этом 16-разрядный адрес смещения будет фактически абсолютным адресом. При использовании системы с большой емкостью памяти (до 1М байт включительно) начальные адреса сегментов задаются исходя из особенностей структуры программного обеспечения и данных, хранимых в памяти.

микропроцессор модель кэш память команда

2. Принцип работы центрального процессора

Рабочий цикл центрального процессора:

01. На буферный регистр адреса центрального процессора посылается содержимое счётчика адреса команд.

02. На буферный регистр адреса запоминающего устройства посылается содержимое буферного регистра адреса центрального процессора.

03. Из запоминающего устройства по адресу счётчика адреса команд происходит выборка адреса команды и передача на буферный регистр адреса запоминающего устройства.

04. На буферный регистр данных центрального процессора подаётся содержимое буфера регистра данных запоминающего устройства.

05. На регистр команд посылается команда с буферного регистра данных центрального процессора.

06. На буферный регистр адреса центрального процессора посылается первый адрес операнда команды.

07. На буферный регистр адреса запоминающего устройства посылается содержимое На буферный регистр адреса центрального процессора.

08. Из запоминающего устройства происход выборка данных по адресу первого операнда команды и передача его на буферный регистр адреса запоминающего устройства.

09. На буферный регистр данных центрального процессора подаётся содержимое буфера регистра данных запоминающего устройства.

10. На аккумулятор передаётся содержимое буферного регистра данных центрального процессора.

11. На буферный регистр адреса центрального процессора посылается содержимое посылается второй адрес операнда команды.

12. На буферный регистр адреса запоминающего устройства посылается содержимое буферного регистра адреса центрального процессора.

13. Из запоминающего устройства происходит выборка данных по адресу второго операнда команды и передача его на буферный регистр адреса запоминающего устройства.

14. На буферный регистр данных центрального процессора подаётся содержимое буфера регистра данных запоминающего устройства.

15. На арифметико-логическое устройство посылается содержимое буферного регистра данных центрального процессора.

16. Расшифровка кода операций и подача кода на схему выработки.

17. Выполнение операций в арифметико-логическом устройстве.

18. Результат арифметическо-логического устройства записывается в запоминающие устройство по второму адресу.

19. В запоминающие устройство по адресу второго операнда команды записывается содержимое буферного регистра данных запоминающего устройства.

20. На буферный регистр данных запоминающего устройства посылается содержимое буферного регистра данных центрального процессора.

21. На буферный регистр данных центрального процессора посылается содержимое арифметико-логического устройства.

22. Изменить счётчик адреса команд.

23. Возврат на первый шаг если не возникла команда "Конец работы".

Система команд процессора Intel 8086 насчитывает более 10 разнообразных форматов команд, отличающихся как длиной формата (машинная команда может занимать от 1 до 6 байт, не считая возможных предшествующих ей префиксов), так и распределением полей в отдельных байтах команды.

Используются 3 вида префиксов (префиксных байтов), которые предшествуют команде и определенным образом влияют на ее выполнение.

К префиксам относятся:

1) seg - префикс замены сегмента;

2) rep - префикс повторения;

3) lock - префикс блокировки шины.

1) Префикс замены сегмента используется для переназначения стандартных сегментов, используемых по умолчанию при обращении к памяти за операндом и (или) при записи результата.

Адрес переназначения сегмента занимает 2 средних бита в префиксном байте

2) Префикс повторения используется исключительно перед командами обработки строк и заставляет повторять ее выполнение многократно в целях поэлементной обработки всей строки.

Использование префикса rep позволяет организовывать цикл по последовательной обработке элементов строки на аппаратном, а не на программном уровне.

3) При выполнении команды с предшествующим ей префиксом lock на все время выполнения команды блокируется шина, связывающая процессор с памятью и портами ввода-вывода.

Действие любого префикса распространяется только на одну машинную команду, которая следует непосредственно за ним.

Форматы команд

1. Однобайтная безадресная команда:

Рис. 2.1. Однобайтная одноадресная команда

Подобный формат используется либо командами с неявной адресацией, либо командами, не использующими операндов.

Примерами команд первого типа могут служить команды обработки строк, в которых строка-источник и строка-приемник неявно адресуются с использованием регистров SI и DI соответственно.

К ним относятся:

MOVS - пересылка строки,

LODS - загрузка строки,

STOS - запись в память строки,

CMPS - сравнение строк,

SCAS - сканирование строки.

2. Однобайтная одноадресная команда

ОрС W REG

_{7 4 3 2 0}

Рис.2.2 . Однобайтная одноадресная команда

Эта команда задает прямой адрес регистрового операнда (поле reg). Бит w задает длину операнда (1 - слово, 0 - байт).

3. Двухадресная команда с постбайтом адресации

Рис.2.3. Двухадресная команда с постбайтом адресации

Бит d кода операции (direction - направление) определяет, по какому адресу записывается результат операции (при d = 1 - в регистр reg, при d = 0 - в регистр или память, адресуемые полем r/m).

Подобный формат широко используется для разнообразных арифметических и логических команд.

4. Одноадресная команда с постбайтом адресации

Рис.2.4. Одноадресная команда с постбайтом адресации

В отличие от предыдущего формата, среднее поле постбайта адресации является расширением кода операции (Е - Extended).

Подобный формат используется, во-первых, для однооперандных команд (например, INC, DEC, NEG - negative - изменение знака, NOT - инвертирование) и, во-вторых, для двухоперандных команд, в которых один из операндов адресуется неявно (например, MUL/IMUL - умножение, DIV/IDIV - деление, в которых один из операндов является аккумуляторным, а также команды сдвигов, в которых счетчик числа сдвигов адресуется неявно регистром CL).

На рис. 2.2 приведена схема работы центрального процессора.

Где:

ВШУ, ВШД - внутренняя схема управления, данных;

РОН - регистр общего назначения;

АЛУ - арифметико-логическое устройство;

А - аккумулятор;

БВПК - блок восстановления последовательности команд;

сх1...схN (N=2ⁿ) - схемы выработки управляющего сигнала (не регистр);

ДшОп - Дешифратор операций;

УВПК - устройство восстановления последовательности команд;

А₁, А₂ - операнды;

Рез - Результат операции;

Вып - флажок выполнено/не выполнено;

РгКв - регистр команд (выход);

КОп - Код операции;

УУ - устройство управления;

РгК - регистр команд;

КОп - Код операции;

БРК - блок распределения команд;

УРК - устройство распределения команд;

Размещено на http://www.allbest.ru/

СчАК - счетчик адреса команд (+д - прибавляет по байту);

БРА, БРД - буферные регистры адреса, данных;

ЗУ - запоминающее устройство;

БРА_ЗУ, БРД_ЗУ - буферные регистры адреса, данных запоминающего устройства;

Согласно данной схеме Рабочий цикл Центрального процессора имеет следующий вид

Шаги 1-5: MOV(СчАК,РгК _i);

Шаги 6-10: MOV(А₁,РгК[А₁] _i);

Шаги 11-15: MOV(А₂,РгК[А₂]_i);

Шаг 16: PARBEGIN

16.1: УРК(РгК_i,РгКАЛУ_i);

16.2: ДшОп(РгК_i-1);

16.3: выполнение Оп _i-2;

16.4: УВПК(РгКв_i-3);

PAREND;

Шаги 17-22: MOV(РгКв[Рез]_i-4,[А₂]);

Шаг 23: СчАК + д;

Шаг 24: > Шаг 1.

Где:

Оп - операция;

MOV - "проход", введено для сокращения, каждый MOV означает 5 соответствующих шагов:

1. БРА := А₁;

2. БРА_ЗУ := БРА;

3. БРД_ЗУ := [БРА_ЗУ];

4. БРД := БРД_ЗУ;

5. [А₂] := БРД.

- то, что стоит в кв. скобках [] означает, что берется не А₂, а значение по адресу А₂;

- индексы i-1, i-2, i-3 и т.д. означают, что берется предыдущая команда; предпредыдущая и т.п. (которая уже прошла обработку на предыдущем блоке);

-шаги алгоритма 16.1, 16.2, 16.3 и 16.4 выполняются ПАРАЛЛЕЛЬНО

процессор модель кэш-память команда

3. Основные характеристики центральных процессоров