Розробка мікропроцесора

Негативні числа зберігаються в прямому коді. Характеристика еквівалентна порядку числа, збільшеному на 64, і представляє значення порядку в діапазоні від -64 до +63.

2.2.2. У команді 54 (И) використовуються дані, представлені у вигляді логічних величин, які не мають внутрішньої структури і представлені як поля, розміром 32 біти

2.2.3. У команді 46 (перехід по лічильнику) використовуються числа з фіксованою комою в довгому форматі (мал. 3). Нульовий розряд є знаковим. Негативні числа зберігаються в пам'яті в додатковому коді

0 1 31

мал. 3

2.3 Принципи виконання операцій

2.3.1 У команді 54 (І) здійснюється порозрядне логічне множення першого і другого операндів і результат поміщається на місце першого операнда

Операнди обробляються як логічні величини, що не мають внутрішньої структури, і до відповідних біт застосовується операція логічного І. В біті результату встановлюється 1, якщо у відповідних бітах обох операндів містяться одиниці, інакше встановлюється 0.

Ознака результату:

0 - результат рівний 0;

1 - результат не рівний 0.

Програмні переривання:

- доступ (вибірка другого операнда).

2.3.2 У команді 46 (перехід по лічильнику) з вмісту загального регістра, заданого полем R1, віднімається 1. Якщо результат рівний 0, продовжується виконання команди в звичайній послідовності з використанням просунутої адреси команди. Якщо результат відмінний від 0, адреса команди в поточному PSW помічається адресою переходу

Як адреса переходу використовується адреса другого операнда.

Адреса переходу визначається перед операцією віднімання з лічильника. Віднімання з лічильника не змінює ознаки результату. Переповнювання, що виникає при переході від максимального негативного числа до максимального позитивного числа, ігнорується. В іншому віднімання виконується, як звичайна операція з фіксованою комою, і в ній беруть участь всі 32 біти в загальному регістрі.

Ознака результату не змінюється.

Програмні переривання:

- доступ (вибірка другого операнда).

2.3.3 У команді 3F (віднімання без нормалізації) другий операнд віднімається з першого операнда, і ненормалізована різниця поміщається на місце першого операнда. Віднімання двох чисел з плаваючою комою полягає у вирівнюванні характеристик і відніманні мантис.

Характеристики обох операндів порівнюються, і мантиса операнда з меншою характеристикою зсовується праворуч; при кожному зсуві на шістнадцятирічну цифру проводиться збільшення характеристики цього операнда на 1. Зсув продовжується доти, поки характеристики обох операндів не стануть рівними.

Потім проводиться віднімання мантис для отримання проміжної суми.

Якщо перенос із старшої позиції мантиси проміжної суми служать причиною того, що значення характеристики ненормалізованої суми перевищує число 127, то фіксується особливий випадок переповнювання порядку.

Якщо мантиса проміжної суми дорівнює 0, має місце особливий випадок втрати значущості. Якщо біт маски втрати значущості рівний 1, відбувається програмне переривання через втрату значущості. Якщо біт маски втрати значущості рівний 0, програмне переривання не відбувається, натомість формується результат, рівний істинному 0.

Ознака результату:

0 -- мантиса результату рівна 0;

1 -- результат менше 0;

2 -- результат більше 0.

Програмні переривання:

- специфікація;

- переповнювання порядку;

- втрата значущості.

3. РОЗРОБКА ФУНКЦІОНАЛЬНИХ МІКРОПРОГРАМ ЗАДАНИХ ОПЕРАЦІЙ

3.1 Вибірка команди

3.1.1 Перед виконанням будь-якої команди потрібно прочитати її з пам'яті в регістр команд (РК). Адреса прочитаної команди задається в лічильнику адреси команди (СЧАК). З пам'яті одночасно прочитуються 64 розряди в регістр оперативної пам'яті (РОП), адреса якого знаходиться в регістрі адреси оперативної пам'яті (РАОП). Оскільки довжина команди може дорівнювати 16, 32 розрядам, то за одне звернення до пам'яті може бути прочитано декілька цілих команд або декілька команд і частину наступної.

Щоб не проводити повторне читання, розряди РОП можуть запам'ятати в буферному регістрі (БР). Для того, щоб визначити, чи знаходиться в БР корисна інформація, використовується тригер переходів (ТП), одиничне значення якого означає, що інформація в БР не може бути використана для формування нової команди. Якщо ТП = 0, той вміст БР може бути використане для формування нової команди.

3.1.2 Якщо ТП = 1, то можливі два варіанти подальших дій

Якщо вибрана команда має формат RR, перше півслово, що є командою, передається на РК, а розряди (16:63) зберігаються на БР. При цьому СЧАК збільшується на 1, якщо команда має формат RХ, то перше слово поміщається в РК, а розряди (32:63) зберігаються на БР. Після цього СЧАК збільшується на 2.

3.1.3 Якщо ТП = 0, то можливі сім варіантів подальших дій

У будь-якому випадку з БР в РК поміщається відповідна команда.

Якщо два останні біти СЧАК(9:10)= 11, 10, 01, то залежно від типу команди (БР(0:1)), збільшується на 1 СЧАК і зміщується на 16 біт БР або збільшується на 2 СЧАК і зміщується на 32 біт БР. Якщо з БР прочитана вся інформація, то ТП = 1.

Якщо СЧАК = 00, то це означає, що РК знаходиться частина команди RХ і приймаються відповідні дії для повного формування команди RХ.

3.2. Вибірка операндів і обробка виняткових ситуацій в командах типа RХ

3.2.1 Оскільки поле R1 адресує регістрову пам'ять загального призначення, то ніяких виняткових ситуацій відбутися не може і перший операнд завжди вибирається коректно

3.2.2 У результаті формування адреси оперативної пам'яті, де знаходиться другий операнд (див. п.2.1.1.) можуть виникнути виняткові ситуації, а саме невірна специфікація і невірна адресація

3.2.3 Невірна специфікація виникає тоді, коли три останні біти обчисленої адреси містять 1, тобто обчислена адреса не є кратною 64 (оскільки слово оперативної пам'яті рівне 64 біти). В цьому випадку в слові стану програми (PSW) фіксується факт наявності невірної специфікації і виконання команди припиняється

3.2.4 Невірна адресація виникає тоді, коли розряди (0:20) обчисленої адреси не рівні 0, тобто перевищується об'єм доступної оперативної пам'яті (пам'ять має об'єм 4096 Байт). В цьому випадку в PSW фіксується факт наявності невірної адресації і виконання команди припиняється

3.2.5 Оскільки в процесорі обробляється дві команди RХ, то може бути заданий невірний код команди, то в цьому випадку у PSW фіксується факт наявності невірної операції і виконання команди припиняється

3.3 Вибірка операндів і обробка виняткових ситуацій в командах типа RR

3.3.1 Оскільки в команді типа RR, в полях R1 і R2 зберігаються адреси регістрів з плаваючою комою, то може виникнути виняткова ситуація типу невірна специфікація. Фіксується у тому випадку, коли біти 1 і 4 адреси не рівні 0, що означає невірну адресацію регістрів з плаваючою комою 0,2,4,6. У такому разі виконання команди припиняється

3.4 Команди І, перехід по лічильнику і віднімання без нормалізації

3.4.1 Виконання даних команд описано в п. 2.3

3.5 Узагальнена функціональна мікропрограма

3.4.1 На підставі заданих команд написані мікропрограми для кожної з них і з'єднані в узагальнену функціональну мікропрограму.

На підставі узагальненої функціональної мікропрограми розпишемо по полях дві множини: мікрооперацій У і логічних умов X .

3.4.2. Безліч мікрооперацій У

Таблиця 2

3.4.3 Безліч умов Х

Таблиця 3

4. РОЗРОБКА СТРУКТУРНОЇ СХЕМИ ОПЕРАЦІЙНОГО АВТОМАТА

4.1 Набір елементів

4.1.1 Проектування будь-якого автомата поділяється на синтез операційного і управляючого автоматів. ОА відповідає безпосередньо за апаратну реалізацію виконуваних мікрокоманд, а КА визначає коли і яку мікрооперацію вимагається виконати

4.1.2 Для реалізації роботи процесора нам буде потрібно лічильник адреси команд (СЧАК), регістр команд (РК), регістри операндів А і В, регістрова (РП) і основна (ОП) пам'ять, накопичуючий суматор (СМ), формувач кодів (ФК), буферний регістр (БР), регістр слова стану програми(PSW), тригер переходу (ТП) і схеми порівнянь

Таким чином, структурна схема операційного автомата проектованого процесора представлена в додатку В.

4.1.3 Більшість даних в ОА передається по магістралі (М). Магістраль процесора служить для зв'язку РП і ОП з внутрішніми регістрами. РП підключена до М через регістр РРП. ОП підключена до М через регістр РОП

4.2 Оперативна пам'ять

4.2.1 У оперативній пам'яті місткістю 4096 Байт зберігаються 512 8-байтних слів. Адреса слова, до якого проводиться звертання, вказується на регістрі адреси основної пам'яті РАОП. В нашому випадку розрядність РАОП повинна бути log₂512 = 9. Слово читається і записується в оперативну пам'ять тільки повністю за одне звертання до ОП. Слово інформації,яке записується або читається з ОП, розмішається в регістрі РОП

4.2.2 Операція в ОП збуджується сигналами читання з основної пам'яті ЧТОП і запису в основну пам'ять ЗПОП. Момент закінчення операції в ОП наголошується сигналом Zоп. Оскільки цикл основної пам'яті має велику тривалість, то повинна забезпечуватися синхронізація роботи процесора і оперативної пам'яті за рахунок чекаючих вершин графа мікропрограми

4.3.Регістрова пам'ять

4.3.1 Регістрова пам'ять застосовується для збільшення швидкодії процесора. РП складається з регістрів загального призначення (РОН) і регістрів з плаваючою комою (РПЗ)

4.3.2 РОН використовуються в якості індексних регістрів, базових регістрів, а також для зберігання слів і півслів, що беруть участь в операціях з фіксованою комою. РОН є 32 - розрядні регістри і адресуються числами від 0 до 15. Для звертання до РОН в командах будь-якого формату відводиться чотирьох розрядне поле R

4.3.3 При виконанні операцій з плаваючою комою один або обидва операнди можуть розташовуватися на РПЗ. Всього використовується чотири регістри завдовжки 8 байтів з адресами 0,2,4,6 відповідно

4.3.4 РОН і РПЗ структурно з'єднано в 24-регістрову пам'ять РП, регістри 0-15 є РОН, а решта 8 регістрів використовується для зберігання чотирьох восьмибайтних слів. Довжина регістра РП рівна 32 розрядам. Тип регістра, що адресується, задається старшим байтом адреси РП (0 - РОН, 1 - РПЗ), записуваної в 5-ти розрядний регістр адреси РП (РАРП). Операнд, який записується або читається з РП, поміщається на регістр РРП. Читання і запис слова ініціюються відповідно сигналами ЧТРП і ЗПРП

4.3.5 Для зберігання поточної команди використовується РК.В регістр команд на початку кожного машинного циклу вибирається команда, де вона незмінно міститься, поки виконується команда. РК повинен мати такий об'єм, щоб можна було зберігати найбільшу команду. В даному випадку - 32 біта

4.3.6 Буферний регістр використовується для зберігання команд, прочитаних з ОП в процесі вибірки команд з ОП. Наявність БР дозволяє підвищити швидкість процесора, оскільки скорочується використання більш повільної ОП

4.3.7. Слово стану процесора PSW містить інформацію про стан процесора. У зв'язку з обмеженим набором команд використовуються не всі розряди. Розряди 16-31 містять код помилки, що викликала програмне переривання. В даному випадку використовують розряди 28-31. В розряди 34-35 записується ознака результату. Розряди 36-39 зберігають маску переривань. Розряди 40-63 використовуються для зберігання адреси команди.

4.3.8 Регістри А і В використовуються для зберігання операндів команд

4.4 Лічильник адреси команд

4.4.1 Довжина СЧАК визначається місткістю ОП в півсловах, тобто log₂E - 1, де Е - місткість ОП в байтах. В нашому випадку СЧАК має довжину log₂E - 1= log₂4096-1 = 11 біт

4.5 Накопичуючий суматор

4.5.1 Накопичуючий суматор є багатофункціональним регістром

Основне призначення накопичуючого суматора полягає в обчисленні суми чисел. Крім того, накопичуючий суматор може виконувати бінарні логічні операції, мікрооперації рахунку і передачу слова через суматор без зміни.

4.6 Формувачі кодів

4.6.1 Формувачі кодів застосовується для перекладу прямого двійкового коду в додатковий

процесор мікрооперація кодування

5. РОЗРОБКА КЕРУЮЧОГО АВТОМАТА

5.1 Керуючий автомат з програмованою логікою

5.1.1 Для такого автомата використовується ПЗУ, в якому записана певна кількість мікрокоманд (МК). На кожному такті вибирається одна команда, яка визначає які треба видавати вихідні сигнали і на яку адресу в ПЗУ слід переходити. В даному курсовому проекті розглядається керуючий автомат з примусовою адресацією з перевіркою двох логічних умов і одним полем укороченої адреси. Формат мікрокоманди матиме вигляд, зображений на мал. 4

мал. 4

5.1.2 Поле У задає вихідний сигнал. Для зменшення розрядності МК використовуємо двійкове кодування сигналів. Оскільки ГСА в більшості вершин виконується одночасно по 2 - 4 мікрооперації (МО), то доцільне це поле розбити на стільки підполів Yi, скільки максимальне МО в одній вершині. При цьому МО з однієї вершини поміщаємо в різні підмножини. Кожна підмножина повинна містити y0, при виводі якого на ОА ніякий сигнал не подається

5.1.3 У полях Х1 і Х2 вказується номер логічних умов, які виконуються в даний момент. Залежно від того, чому рівні логічні умови в полях Х1 і Х2 можуть бути сформовані різні адреси переходів: А.00, А.01, А.10 і А.11

Номер логічної умови в полі Х1 і Х2 також має двійковий код.

5.1.4 Таким чином, структурна схема нашого КА з програмованою логікою представлена в додатку С

5.2.Разметка граф схеми

5.2.1 Розмітка здійснюється таким чином: операційний блок і логічна умова представляються одним станом- Pi. Якщо між операційним блоком і логічною умовою є розгалуження, то операційний блок і логічна умова розмічаються як два різних стана - Рi і Pi+1 відповідно. Якщо йдуть підряд дві логічні умови, в яких використовуються всі розгалуження, то вони також кодуються як один стан

5.2.2 Розмітка обмежена вибіркою команд і виконанням команд 46 і 54. На розміченій ГСА всі мікрокоманди замінені на Уi, а логічні умови на Хi . Розмічена ГСА зображена в додатку D

5.3 Розбиття мікрооперацій і логічних умов по полях і їх кодування

5.3.1 Принцип розбиття полягає в наступному: Уi, розташовані в одному операційному блоці, записуються в різні поля. Тому кількість полів в даному прикладі рівна 4. В кожному полі включається мікрооперація У0 (відсутність мікрооперацій)

5.3.2 У вибраній ділянці застосовуються 39 мікрооперацій. В таблиці 4 показано розбиття по полях і кодування Уi

Таблиця 4

5.3.3 У вибраній ділянці схеми застосовуються лише 13 логічних умов

В таблиці 5 представлено їх кодування, де є додатковий сигнал «0» і «1».

Таблиця 5

5.4 Прошивка ПЗУ

5.4.1 Прошивка МПЗУ проводиться за наступними правилами

а. Якщо в стані Рi є операційний блок і (або) логічна умова, то їх коди вписуються у відповідні поля.

б. Поле А - це укорочене значення РАМК на 2 біти. В ньому вказується адреса переходу на наступний стан (можливі 4 варіанти).

в. Останній біт адреси рівний значенню X2, а передостанній біт адреси рівний значенню Х1.

г. За відсутності в стані логічної умови, останні 2 біти адреси кодується «0» або «1», залежно від того де ми розмістимо наступну мікрооперацію(4 варіанти).

5.4.2 Слідуючи вищевикладеним правилам проведемо прошивку ПЗУ (таблиця 6)

Таблиця 6

5.5 Опис електричної структурної і принципової схеми керуючого автомата

5.5.1 Пристрої, використані для реалізації мікропрограм можна розбити таким чином: DС1 - DC2 дешифратори 4 на 16, DС3 - дешифратор 3 на 8, DС4 - дешифратор 2 на 4, ?Ѕ1 - мультиплексор 16-1, МЅ2 - мультиплексор 4-1, ПЗУ (0:22) - для зберігання форматів команд; PАMK(0:5) - адресний регістр для звернення до ПЗУ. Вхідні дані - логічні умови Х, вихідні - безліч мікрооперацій У. Структурна схема управляючого автомата приведена в додатку С

5.5.2 При побудові принципової електричної схеми використані елементи серії К155 і КР556. З серії КР556 вибирається для запам'ятовування слів мікропрограми 3 ПЗУ КР556РТ17 місткістю 4 кілобайтів з розрядністю слова 8 біт. Вся решта елементів: мультиплексори, дешифратори, інвертори, елементи АБО, тригери вибрані з серії К155

ВИСНОВОК

В результаті виконання курсового проекту був спроектований процесор, що виконує операції логічного І, перехід по лічильнику і віднімання з плаваючою комою (на основі команд IBM/370). Як управляючий автомат в процесорі застосовувався програмований автомат з примусовою адресацією з перевіркою двох логічних умов і одним полем укороченої адреси у форматі мікрокоманди.

СПИСОК ЛІТЕРАТУРИ

Райков «Принципы работы IBM/370». - М.: Мир, 1975;

Каган В.М. «электронные вычислительные машины и системы». - М.: Энергия, 1979;

Майоров С.А., Новиков Г.И. «Структура электронных вычислительных машин». - Л.: Машиностроение, 1976;

Методические указания к курсовому проектированию по дисциплине «Теория и проектирование ЦВМ». - Одесса ОПИ-1981;

Н. Н. Акимов «Резисторы, конденсаторы, трансформаторы , дроссели, коммутационные устройства, РЭА». - Минск, Беларусь 1994;

Тарабрин, справочник «Цифровые и интегральные микросхемы»

Петровский И.И. , справочник «Логические ИС КР1533 и Кр1554». - Москва: Бином, 1993;

Нешумова К.А. «Электронные вычислительные машины и системы» - Москва: Высшая школа, 1989.

Размещено на Allbest.ru