Організація цілочисельного конвеєра в процесорі Pentium

Реферат

Організація цілочисельного конвеєра в процесорі Pentium

1 Процесори Pentium фірми Intel

Процесори Pentium фірми Intel є процесорами п'ятого покоління сімейства х86. Ці процесори широко поширені, починаючи з Pentium 75 МГц. Разом з цим, ряд інших фірм-виробників, зокрема Cyrix, AMD, IBM почали випуск своїх Pentium-сумісних процесорів. Кожен з цих процесорів мав свої особливості і навіть окремі риси процесорів наступного покоління, але жоден з них не міг бути використаним для роботи в симетричних мультипроцесорних системах.

Щодо базової архітектури, процесори Pentium 5-го покоління сімейства х86 сумісні з 32-розрядними процесорами попереднього покоління х86 (І386, i486), але мають 64-розрядну шину даних. Тому їх інколи називають 64-розрядними, що є помилковим.

В порівнянні з попереднім поколінням процесори типу Pentium мають наступні відмінності.

* Суперскалярна архітектура. Це виражено в тому, що процесор має два паралельно працюючих конвеєри - U-конвеєр і V-конвеєр. U-конвеєр виконує всі інструкції набору. V-конвеєр виконує обмежену кількість інструкцій з усього набору. Завдяки цьому одночасно може виконуватись дві інструкції. Ця перевага повністю реалізується при відпрацюванні програм, котрі скомпільовані спеціальним чином.

* Динамічне передбачення переходів сумісно з виділеним внутрішнім кешем (об'єм 8 Кбайт), що забезпечує максимальне завантаження конвейєрів.

* Підтримка протоколу MESI (Modified - Exclusive - Shared - Invalid) за рахунок внутрішнього кешу даних (Level 1) об'ємом 8 Кбайт. Він працює з відкладеним до звільнення зовнішньої шини записом і налагоджується на режим наскізного чи оберненого запису.

* Шина даних з метою підвищення продуктивності виконана 64-розрядною.

* Вбудований арифметичний співпроцесор за продуктивністю в 2-5 разів перевищує співпроцесор процесора i486.

* З'явилась можливість побудови двопроцесорної системи з надлишковим контролем функціонування, а також побудови двопроцесорної системи з симетричною архітектурою, починаючи з другого покоління Pentium.

* Мають кілька нових інструкцій, зокрема інструкцію CPUID розпізнавання сімейства і моделі процесора.

* Зменшено число тактів виконання інструкцій.

* Застосована конвеєрна адресація шинних циклів.

* Можливості віртуального режиму розширені за рахунок введення віртуалізації прапорця переривань.

* Наявна можливість оперування сторінками розміром 4 Мбайт в режимі сторінкової переадресації (Paging).

* Застосовано виявлення помилок зовнішнього інтерфейсу шини (контроль паритету), а також контролюється паритет шини адреси.

* Введено трасування переходів та моніторинг продуктивності.

* Наявні засоби керування енергоспоживанням.

* Розширюються можливості SMM (System Management Mode) та поява нових моделей Pentium.

* Як засіб тестування МП Pentium мають в наявності можливість виконання вбудованого тесту BIST (Built - In Selt Test). Він забезпечує виявлення помилок мікрокодів, тестування кеш-пам'яті інструкцій і даних, буфера сторінкової переадресації, програмованих логічних матриць та ROM. Для цього в процесорах наявний стандартний тестовий порт IEEE 1149.1 (JTAG - послідовний інтерфейс тестування цифрових пристроїв).

* В процесорах цього покоління реалізовані нові додаткові засоби налагодження, зокрема зондовий режим (Probe Mode), котрий забезпечує доступ до внутрішніх регістрів, а також до простору пам'яті та вводу/виводу. Цей режим дозволяє перевіряти і змінювати стан процесора. Є можливість розширення відлагодження (DE - Debug Extensions), що дозволяє встановлювати точки зупинки за адресами введення/виведення. Наявні також внутрішні лічильники, котрі використовуються для біжучого контролю продуктивності і обліку числа подій.

Процесори Pentium першого покоління (лінія Р5) мали тактову частоту 60 і 66 МГц та напругу живлення 5 В, що призводило до значного тепловиділення - 16 Вт. Процесори випускались в корпусах PGA-273 (матриця 21 х 21) і встановлювались в сокет 4.

Процесори Pentium другого покоління (лінія Р54) мають напругу живлення 3,3 В і, відповідно, нижчу ніж в процесорів Р5, розсіювану потужність. Їх вхідні і вихідні сигнали залишались сумісними з ТТЛ - сигналами, але допустимий рівень для вхідних сигналів обмежений 3;3 В. Рівень сигналів на тактових входах допускається до 5 В.

Процесори лінії Р54 виготовляються в корпусах SPGA-296 з шахматним розташуванням виводів. Їх встановлюють в сокети 5 і 7. Сокет 7 відрізняється від сокета 5 наявністю двох напруг: для живлення ядра процесора Vcc2 і для живлення інтерфейсних схем - Усс3. Це необхідно для встановлення процесорів, виготовлених за технологією VRT (Voltage Reduction Technology -технологія із зниженою напругою живлення).

В процесорах Pentium другого покоління застосовано внутрішнє перемноження частоти. Ядро процесора працює на вищій частоті, ніж інтерфейсні схеми зовнішньої системної шини. Коефіцієнт перемноження частоти дорівнює 1,5; 2; 2,5; 3 і задається комбінацією рівнів сигналів на входах BF0, BF1 в межах тактової частоти процесора. Частота ядра процесора для різних моделей складає 75, 90, 100, 120, 133, 150, 166, 180, 200 МГц. Ці частоти встановлюються в залежності від технології виготовлення процесорів і параметрів оперативної пам'яті. Можливість вибору зовнішньої частоти та коефіцієнта перемноження дозволяють задавати різними значеннями одну і ту ж частоту системної шини процесора чи, при сталій тактовій частоті, одержати різні.

Тактові частоти процесорів Pentium вказуються в маркуванні на корпусі і наносяться на нього після жорстких тестових випробувань. Виставляється та частота, на котрій процесор повністю пройшов вихідний контроль.

В свій час були випущені процесори Pentium Over Drive 120 і 133 МГц. Це були варіанти процесора Pentium другого покоління із зниженим енергоспоживанням і подвоєнням частоти. Ними замінювали процесори першого покоління. Процесори мали корпус PGA-273, що встановлювався в сокет 4.

Варіантами процесорів Pentium другого покоління були також процесори Pentium Over Drive 125,150,166 МГц. Вони призначені для заміни Pentium 75, 90 і 100 МГц. Їх коефіцієнт перемноження був фіксований і встановлювався всередині корпуса. Процесори встановлювалися в сокет 5 або 7.

Процесори Pentium MMX (P55Q ґрунтуються на ММХ - технології і орієнтовані на мультимедійне, 2D і ЗD - графічне і комунікаційне використання. В структуру процесора введені вісім 64-розрядних регістрів, чотири нових типи даних і 57 додаткових інструкцій для одночасної обробки кількох одиниць даних (SIMD - Single Instruction Multiple Data). 64-розрядне слово, що обробляється одночасно, може складатися як з однієї одиниці обробки, так і з восьми однобайтних або двох, чотирибайтних, або чотирьох двобайтних. Останні команди сумісні з командами процесорів Pentium.

З удосконалень Pentium MMX, що підвищують продуктивність, в порівнянні з Pentium слід відмітити більш ефективний спосіб передбачення переходів. Подвоєно число буферів запису (чотири) і об'єм обох частин кеша L1 (16+16 Кбайт), збільшено число ступенів конвеєра, поліпшена можливість паралельних обчислень - виконання двох інструкцій SIMD з 16-розрядними даними за один такт.

В процесорі Pentium MMX застосовано роздільне живлення. Напруга живлення ядра 2,7...2,9 В, інтерфейсних схем - 3,1...3,6 В. Процесор встановлюється в сокет 7 і сумісний з процесорами Pentium другого покоління з технологією VPT. Тактові частоти ядра - 166, 200, 233 МГц при частоті зовнішньої системної шини 66 МГц.

На цьому процесорі фірма Intel закінчила розробку процесорів для сокета 7.

2 Технологія MMX

У залежності від контексту, MMX може означати multi-media extensions (мультимедійні розширення) або matrix math extensions (матричні математичні розширення). Технологія MMX використовувалася в старших моделях процесорів Pentium п'ятого покоління як розширення, завдяки якому прискорюється компресія/декомпресія відеоданих, маніпулювання зображенням, шифрування і виконання операцій введення-виведення - майже всі операції, які використовуються в багатьох сучасних програмах.

В архітектурі процесорів MMX є два основних вдосконалення. Перше, фундаментальне, полягає в тому, що всі мікросхеми MMX мають більшу внутрішню вмонтовану кеш-пам'ять, ніж їх аналоги, котрі використовують цю технологію. Це підвищує ефективність виконання кожної програми і всього програмного забезпечення незалежно від того, чи використовує воно фактично команди MMX.

Інше вдосконалення MMX полягає в розширенні набору команд процесора 57 новими командами, а також у введенні нової можливості виконання команд, яка називається одиночний потік команд - множинний потік даних (Single Instruction - Multiple Data, SIMD).

У сучасних мультимедійних і мережних програмних додатках часто використовуються цикли: хоча вони займають близько 10% (або навіть менше) обсягу повного коду додатку, на їхнє виконання може піти до 90% загального часу. SIMD дозволяє одній команді здійснювати ту саму операцію над декількома даними. Технологія SIMD дозволяє прискорити виконання циклів при обробці графічних, анімаційних, відео- і аудіофайлів; у іншому випадку ці цикли займають час у процесора.

Intel також додала 57 нових команд, спеціально розроблених для більш ефективної обробки звукових, графічних і відеоданих. Ці команди призначені для виконання з високим ступенем паралелізму послідовностей, що часто зустрічаються при роботі мультимедійних програм. Високий ступінь паралелізму в даному випадку означає, що ті самі алгоритми застосовуються до багатьох даних, наприклад до даних у різних точках графічного зображення при його зміні.

Такі компанії, як AMD і Cyrix, ліцензували в Intel технологію MMX і реалізували неї у власних процесорах.

3 Інструкції SSE

У лютому 1999 року Intel представила процесор Pentium III, котрий містить нову версію технології MMX, яка одержала назва SSE (Streaming SIMD Extensions -- потокові розширення SIMD). До цього моменту інструкції SSE мали ім'я Katmai New Instructions (KNI), тому що спочатку вони були включені в процесор Pentium III з кодовим ім'ям Katmai. Процесори Celeron 533A і вище, створені на основі ядра Pentium III, теж підтримують інструкції SSE. Більш ранні версії процесора Pentium II, так само як Celeron 533 і нижче (створені на основі ядра Pentium II), SSE не підтримують.

Інструкції SSE містять 70 нових команд для роботи з графікою і звуком на додаток до існуючих команд MMX. Фактично цей набір інструкцій крім назви KNI мав ще і другу назву -- MMX-2. Інструкції SSE дозволяють виконувати операції з плаваючою крапкою, що реалізовані в окремому модулі процесора. У технологіях MMX для цих цілей використовувався стандартний пристрій з плаваючою комою.

Інструкції SSE2, які містять у собі 144 додаткові команди SIMD, були введені в листопаді 2000 року разом із процесором Pentium 4. У SSE2 включені всі інструкції попередніх наборів MMX і SSE.

Потокові розширення SIMD (SSE) містять цілий ряд нових команд для виконання операцій з плаваючою крапкою, і цілими числами, а також команди керування кеш-пам'яттю. Нові технології SSE дозволили більш ефективно працювати з трьохвимірною графікою, потоками аудіо- і відеоданих (DVD-відтворення), а також додатками розпізнавання мови. У цілому SSE забезпечує наступні переваги:

* більш високе розрішення (якість) при перегляді й обробці графічних зображень;

* покращена якість відтворення звукових і відеофайлів у форматі MPEG2, а також одночасне кодування і декодування формату MPEG2 у мультимедійних додатках;

* зменьшення завантаженості процесора та підвищення точності (швидкості) реагування при виконанні програмного забезпечення для розпізнавання мови.

Інструкції SSE і SSE2 особливо ефективні при декодуванні файлів формату MPEG2, що є стандартом стискування звукових і відеоданих, які використовуються у DVD-дисках. SSE процесори дозволяють досягти максимальної швидкості декодування MPEG2 без використання додаткових апаратних засобів (наприклад, плати декодера MPEG2). Крім того, процесори, що містять набір інструкцій SSE, значно перевершують попередні версії процесорів при розпізнаванні мови.

Одною з основних переваг SSE стосовно MMX є підтримка операцій SIMD з плаваючою крапкою, що дуже важливо при обробці трьохвимірних графічних зображень. Технологія SIMD, як і MMX, дозволяє виконувати відразу кілька операцій при одержанні процесором однієї команди. Зокрема, SSE підтримує виконання до чотирьох операцій з плаваючою крапкою за цикл: одна інструкція може одночасно обробляти чотири блоки даних. Для виконання інструкції з плаваючою крапкою SSE можуть використовуватися разом з командами MMX без помітного зниження швидкодії. SSE також підтримує спекулятивне завантаження, яке являє собою механізм попереднього зчитування даних з кеш-пам'яті.

Найкращий результат використання нових інструкцій процесора забезпечується тільки за їхньою підтримкою на рівні використовуваних програмних додатків. На сьогодні більшість компаній, що займаються розробкою програмного забезпечення, модифікували додатки, пов'язані з обробкою графіки і звуку, що дозволило більш повніше використовувати можливості SSE. Наприклад, графічний редактор Adobe Photoshop підтримує інструкції SSE, що значно підвищує ефективність використання SSE процесорів. Підтримка інструкцій SSE вмонтована в DirectХ 6.1 і в самі останні відео- і аудіодрайвера, що поставляються з операційними системами Windows 98 Second Edition, Windows Me, Windows NT 4.0 (з пакетом оновлення 5 або більш пізнішим) і Windows 2000.

Інструкції SSE є розширенням технологій MMX, а SSE2 -- розширенням інструкцій SSE. Таким чином, процесори, що підтримують SSE2, підтримують також інструкції SSE, а процесори, що підтримують інструкції SSE, у свою чергу, підтримують оригінальні команди MMX. Це означає, що стандартні MMX-додатки можуть виконуватися практично на будь-яких системах.

4 3DNow і Enhanced 3DNow

Технологія 3DNow розроблена компанією AMD у відповідь на реалізацію підтримки інструкцій SSE у процесорах Intel. Уперше (травень 1998 року) 3DNow реалізована в процесорах AMD K6, а подальший розвиток -- Enhanced 3DNow реалізована у процесорах Athlon і Duron. Аналогічно SSE, технології 3DNow і Enhanced 3DNow призначені для прискорення обробки тривимірної графіки, мультимедіа й інших інтенсивних обчислень.

3DNow являє собою набір з 21 інструкції SIMD, що оперують масивом даних у вигляді одиничного елемента. У Enhanced 3DNow до існуючої, додані ще 24 нові інструкції. Технології обробки даних 3DNow і Enhanced 3DNow хоч і подібні SSE, але несумісні на рівні інструкцій, тому виробникам програмного забезпечення необхідно окремо реалізувати підтримку цих технологій.

Технологія 3DNow, як і SSE, підтримує операції SIMD з плаваючою крапкою, а також дозволяє виконувати до чотирьох операцій з плаваючою крапкою за один цикл. Інструкції 3DNow для операцій з плаваючою крапкою можуть використовуватися разом з командами MMX без помітного зниження швидкодії.

Підтримується і спекулятивне завантаження - механізм попереднього зчитування даних з кеш-пам'яті.

Усі технології прискорення обробки даних компаній Intel і AMD реалізовані на рівні операційних систем Windows 9x і Windows NT/2000. Крім цього, усі програмні інтерфейси DirectХ (з версії 6) компанії Microsoft і Open GL компанії SGI оптимизовані для технології 3DNow, а практично всі сучасні відеодрайвери 3Dfx, ATI, Matrox і nVidia підтримують 3DNow і Enhanced 3DNow. Незважаючи на те, що технологія 3DNow підтримується багатьма комп'ютерними іграми і драйверами відеоадаптерів, існує ряд професійних графічних додатків (до їх числа відноситься і Adobe Photoshop), що не підтримують 3DNow.

5 Архітектура процесорів Pentium

Структурна схема процесора Pentium представлена на рис. 1. Процесор Pentium має суперскалярну архітектуру. Така архітектура дає можливість одночасно виконувати за один такт дві інструкції. Процесор побудований на основі двох конвеєрів загального призначення і конвеєра FPU (Floating - Point Unit -співпроцесор для обробки чисел з плаваючою крапкою). Він може одночасно виконувати дві цілочисельні інструкції. Механізм динамічного передбачення переходів мінімізує простої конвеєра під час розгалужень програми.

Структура цілочисельних конвеєрів представлена на рис. 2. Обидва конвеєри мають по п'ять ступенів: PF (Рге Fetch) - попередня вибірка; D1 (Decode stage 1) - перша стадія декодування; D2 (Decode stage 2) - друга стадія декодування; Е (Execute) - виконання; WB (Write Buffer) - буфер запису.

Функціонально обидва конвеєри схожі. Але другий конвеєр (V) в порівнянні з першим (U) має певні обмеження. При виконанні програми одночасно аналізуються дві команди, і, якщо одну з них можна виконати на конвеєрі V, то для виконання другої запускаються обидва конвеєри. Якщо жодна з них не може бути виконана на конвеєрі V, то обидві вони послідовно виконуються на конвеєрі U, а конвеєр V в цей час простоює. Ступінь D2, на якій обчислюються адреси операндів пам'яті, має багатоканальний суматор. Ця ступінь не потребує додаткових тактів затримки при багатокомпонентних обчисленнях адреси на відміну від конвеєра процесора i486.

Вбудована підсистема кешування містить два двоканальних набірно-асоціативних кеша розміром по 8 Кбайт кожний. Довжина рядка кеша -32 байти, ширина зовнішньої шини даних - 8 байт. Обидва кеша можуть реалізовувати політику оберненого зв'язку, хоча в кеш інструкцій запис не здійснюється, та алгоритм заміщення LRU (Least Recently User - блок даних в кеші). Пам'ять кожного кеша поділена на вісім банків з чергуванням за границями в 4 байти. Кеш даних доступний обом конвеєрам. При потребі даних з різних банків запити з обох конвеєрів можуть обслуговуватись одночасно.

Рис. 1. Структурна схема процесора Pentium

Блок попередньої вибірки інструкцій має чотири 32-байтні буфери. На ступені PF дві незалежні пари буферів вибірки працюють разом з буфером адрес переходів ВТВ (Branch Target Buffer). Попередню вибірку інструкцій в кожний окремий момент часу може запитувати тільки один буфер. Вибірка виконується послідовно до появи Інструкції розгалуження. При появі цієї інструкції ВТВ передбачає, буде розгалуження чи ні. Якщо перехід не передбачається, то продовжується лінійна передвибірка. Якщо передбачається перехід, то дозволяється робота іншого буферу передвибірки, і він починає передвибірку з точки переходу. Якщо передбачений перехід не здійснився, конвеєри інструкцій очищаються, і передвибірка починається знову. Без штрафних циклів блок передвибірки може вибрати інструкції, що займають не більше двох рядків кеша. Уникнути конфліктів передвибірки інструкцій із запитами даних з кеша дає можливість те, що кеш інструкцій відділений від кеша даних.

Рис. 2. Структура цілочисельного конвеєра процесора Pentium

В процесорі Pentium введено схему динамічного передбачення переходів з буфером переходів (ВТВ) на 256 входжень. Інструкції виконуються без штрафних циклів, коли передбачення вірне. Якщо перехід передбачено невірно, то умовний перехід, котрий виконується на конвеєрі U, потребує три штрафних цикли, а на конвеєрі V - чотири. Помилково передбачений виклик підпрограми чи безумовний перехід потребує три штрафних цикли на будь-якому конвеєрі.

Кожний конвеєр має свій буфер запису WB для підвищення продуктивності під час послідовних операцій запису в пам'ять. Буфери 64-розрядні і заповнюються за один такт. На зовнішню шину з цих буферів операції запису слідують в тому ж порядку, в якому вони генеруються ядром процесора. Підтримується чіткий порядок запису.

Математичний співпроцесор реалізований на триступінчастому конвеєрі з плаваючою крапкою, котрий добудований до цілочислового конвеєра і до ступеня Е інструкції FPU проходить на спільному конвеєрі. Після чого за один такт вони проходять по ступенях XI, Х2 і WF конвеєра FBLJ. Під час виконання "довгих" інструкцій FBU можуть виконуватись інструкції на цілочисловому конвеєрі. Стек регістрів FBU можна використовувати як звичайний набір регістрів при виконанні інструкції FXCH паралельно з виконанням "довгих" обчислювальних інструкцій FBU.

Більшість інструкцій, котрі часто використовуються, можна конвеєризувати таким чином, що конвеєри відпрацьовують нову пару інструкцій за кожний такт.

6 Порівняння процесорів п'ятого та шостого поколінь з попередніми процесорами фірми Intel

Істотне значення при порівнянні процесорів п'ятого та шостого поколінь, а саме процесорів Pentium, Pentium Pro, Pentium MMX і Pentium II, має реалізація в їх архітектурі різних способів конвеєризації і розпаралелювання обчислювальних процесів, а також інших технологій, що були відсутні в процесорах попередніх поколінь.

Суть конвеєризації (pipelining) полягає в розчленуванні виконання кожної інструкції на кілька етапів, при чому кожен з них виконується на своєму ступені конвеєра процесора. При виконанні інструкція просувається по конвеєру в міру звільнення наступних ступенів. Це дає можливість одночасно обробляти кілька інструкцій із загальної послідовності. Тому для досягнення максимальної продуктивності і забезпечення завантаження конвеєра з мінімальним числом зайвих штрафних циклів (penalty cycles) програма повинна складатись з врахуванням архітектурних особливостей процесора. Конвеєри процесорів типу Pentium мають п'ять ступенів. Конвеєри процесорів з суперконвеєрною архітектурою (Superpipelined), зокрема Pentium II і наступні, мають більше ступенів. Процесор з одним конвеєром називають скалярним. До таких процесорів відносяться процесори Intel до i486 включно. Процесори, котрі мають два і більше конвеєри, називають суперскалярними (Pentium - два конвеєри, Pentium Pro - три та ін.).

Архітектурні обмеження щодо паралельного виконання інструкцій дозволяють долати перейменування регістрів (register renaming). Процесори з можливістю перейменування регістрів по суті мають більше восьми загальних регістрів. Тому, при запису проміжних результатів встановлюється відповідність логічних імен і фізичних регістрів, що дає можливість одночасного виконання кількох інструкцій, котрі посилаються на одне і те ж логічне ім'я регістра.

Просування даних (data forwarding) - це початок виконання інструкції до готовності всіх операндів. Декодована інструкція з одним операндом поміщається у виконавчий пристрій, де чекає готовності іншого операнда, що має вийти з конвеєра.

Передбачення переходів (branch prediction) дає можливість продовжити вибірку і декодування потоку інструкцій після вибірки інструкцій умовного переходу (розгалуження), не дочекавшись перевірки самої умови. Попередні процесори при виконанні такої інструкції призупиняли конвеєр, що приводило до зниження продуктивності.

Статичний метод передбачення полягає в тому, що процесор вважає, що переходи за одними умовами імовірніше всього відбудуться, а за іншими -ні. Динамічне передбачення спирається на передісторію обчислювального процесу. Для кожного конкретного переходу накопичується статистика поведінки і на її основі передбачається перехід.

Виконання за припущенням (speculative execution), по іншому "спекулятивне виконання", дає можливість декодувати передбачені після переходу інструкції і за можливістю їх виконувати до перевірки умови переходу.

Виконання із зміною послідовності інструкцій (out-of-order execution) властиве RISC-архітектурі, але й реалізується в процесорах типу Pentium. При такому виконанні змінюється порядок внутрішніх операцій з даними, а шинні операції введення/виведення і запису в пам'ять виконуються в порядку, передбаченому програмним кодом.