Применение пятизначного моделирования для анализа цифровых элементов в системе автоматизированного проектирования Orcad. Исследование статических и динамических рисков сбоя

10

Міністерство освіти і науки України

Національний технічний університет

“ХАРКІВСЬКИЙ ПОЛІТЕХНІЧНИЙ ІНСТИТУТ”

Кафедра “Обчислювальної техніки та програмування”

Реферат з курсу “Компьютерное моделирование”

Тема: “Применение пятизначного моделирования для анализа цифровых элементов в системе автоматизированного проектирования Orcad. Исследование статических и динамических рисков сбоя”

Виконав:

студент групи

Перевірив:

Харків

Логическое моделирование

Наиболее распространенным способом исследования работоспособности моделируемых цифровых устройств является логическое моделирование. Главной задачей логического моделирования является оценка качества предлагаемого варианта функциональной схемы проектируемого устройства. На первом этапе исследуется схема на соответствие заданным функциям без учета задержек сигналов, ограничений элементной базы и внешних условий. Подобная проверка не требует больших затрат машинного времени и позволяет выявить ошибки в структуре устройства, допущенные при его синтезе. Вторым этапом исследования является проверка работоспособности устройства с учетом задержек элементов, составляющих его структуру, и воздействий различных дестабилизирующих факторов. Этот анализ дает возможность выявить критические состязания сигналов, возникающие в асинхронных схемах, а так же причин других сбоев.

При логическом моделировании могут решаться задачи проверки логики работы схем, анализ переходных процессов, определение надежности работы схем в зависимости от разброса параметров комплектующих элементов, генерация тестов и т. д. В зависимости от поставленной задачи выбирается метод моделирования. Основными отличительными чертами методов являются: способ учета времени и распространения сигнала в схеме, способ кодирования сигналов, способ построения модели в компьютере, очередность моделирования элементов. В зависимости от способа учета времени распространения сигнала методы делятся на синхронный (без учета задержек в элементах схемы) и асинхронный (с учетом задержек). В зависимости от способа представления сигналов - на двоичный и многозначный (троичный, пятизначный и др.); по способу организации работы программы - на метод компиляции и метод интерполяции; по организации очередности моделирования - сквозной и событийный.

В логическом моделировании принято представление сигналов в виде логических нулей и единиц. При этом за один из логических уровней принимается 0, а за другой 1. Также часто используется представление сигналов, обозначаемых 0,1 и x, где 0 и 1 имеют обычный смысл, а x обозначает либо переход из одного устойчивого состояния в другое, либо неопределенное состояние. При таких условиях осуществляется троичное моделирование. В системах более детального моделирования используется большее количество символов для обозначения различных состояний сигналов. При этом для моделирования устройств, содержащих микропроцессорные элементы, в сигналах выделяют высокоимпедансное состояние, в которое переходит цепь, когда она отключена от источника питания.

В логическом моделировании оперируют понятиями моделей элементов, которые представляют собой законченную часть логической схемы устройства, то есть отдельные комбинационные схемы типа И, ИЛИ, И-НЕ, ИЛИ-НЕ и т.п. или их более сложные комбинации. При этом используются функциональные модели элементов, то есть представление элементов в виде «черных ящиков», для которых связь между входными и выходными сигналами задается в виде булевых уравнений, таблиц истинности или описывается другими способами. Структура простейших элементов не задается, они считаются элементами, составляющими базу данных, используемую для описания более сложных устройств.

Синхронное логическое моделирование

Cинхронное моделирование характеризуется представлением моделей элементов их логическими функциями без учета задержек сигналов. Синхронное моделирование применяется для оценки правильности логического функционирования дискретных устройств без учета переходных процессов. Процесс моделирования работы проектируемого устройства связан с вычислением значений сигналов на выходах логических элементов схемы по заданным входным сигналам. Моделирование выполняется при каждом изменении сигналов на входах. Преимущественно изменения на входах логических элементов связаны с изменением значений синхросигналов, поэтому и значения выходных сигналов вычисляются для каждого синхросигнала. При этом предполагается, что в промежутке между синхросигналами входные сигналы не меняются, а переходной процесс в устройстве завершается в течение некоторого t, меньшего периода повторения тактирующих сигналов.

Синхронное моделирование наиболее удобно использовать для анализа работы комбинационных схем в установившемся режиме. Результат моделирования в этом случае наиболее точно соответствует реальному режиму работы устройства.

При синхронном моделировании каждый из элементов схемы описывается логическим уравнением

y = f(x₁, x₂, ..., x_n),

где y - выходной сигнал; x₁, x₂, ..., x_n - входные сигналы элемента. Все проектируемое устройство описывается системой подобных уравнений. Синхронное моделирование сводится к их решению последовательно одного за другим. Под решением логического уравнения понимается вычисление логического значения Y по известным логическим значениям x₁, x₂, ..., x_n.

Особенностью синхронного моделирования является решение логических уравнений в определенном порядке, соответствующем последовательности прохождения сигналов через элементы схемы. Для определения этого порядка схему предварительно нужно ранжировать, чтобы к моменту решения каждого уравнения, описывающего функционирование элемента, значения всех его входных сигналов были известны. Под ранжированием понимается размещение описаний элементов функциональной схемы в таком порядке, в каком происходит последовательное переключение элементов схемы при подаче на ее вход некоторого входного слова. Элемент схемы имеет ранг r+ 1, если максимальных ранг любого из входов этого элемента равен r. При ранжировании принимается, что входные сигналы схемы к моменту начала ее моделирования известны, и им присваивается ранг r = 0, что влечет за собой присваивание ранга r = 1 элементам, на которые поступают только входные сигналы устройства.

Для моделирования логических схем с обратными связями алгоритм ранжирования несколько усложняется. При этом в цепь обратной связи вводится элемент D. В реальных схемах задержка D как физический элемент отсутствует, а задержка происходит из-за конечного времени срабатывания комбинационных схем. После этого устройство ранжируется и моделируется как обычная комбинационная схема в предположении, что в месте включения элемента задержки цепь обратной связи временно размыкается, и цепям обратной связи, подключенным к входам элементов, присваивается ранг 0, такой же, как и входным цепям. При этом считается, что по цепям обратной связи на входы элементов подаются сигналы, соответствующие ранее заданным состояниям 0 или 1. Схема моделируется, и новые вычисления значений сигналов обратной связи подаются на входы элементов через некоторое время t, равное времени задержки цепи обратной связи.

Для синхронных схем, у которых период синхроимпульсов обычно равен времени задержки D в цепях обратной связи, на этом моделирование и заканчивается. Для асинхронных, т.е. нетактируемых, схем цикл моделирования повторяется с новыми значениями сигналов обратной связи до появления установившегося состояния или до обнаружения генерации, т.е. чередования 0 и 1 от цикла к циклу.

Результатом синхронного моделирования является временная диаграмма, представленная в виде последовательности 0 и 1. На диаграмме для каждого такта моделирования приводятся значения входных воздействий и значений сигналов на выходах элементов схемы. По ней анализируется правильность работы устройства. Обычно моделирование устройства производится для некоторой совокупности тестовых воздействий, для которых известна эталонная реакция схемы. Сопоставляя в конкретном случае результаты с требуемой эталонной реакцией, определяют правильность работы устройства. В случае обнаружения несоответствия более детальный анализ временной диаграммы позволяет локализовать ошибки в схеме.

Синхронное моделирование с двоичным представлением сигналов является простейшим способом моделирования. Его главное достоинство заключается в быстроте, однако, синхронное моделирование не позволяет анализировать переходные процессы в схемах и выявлять ошибки, которые могут возникнуть из-за задержки сигналов в элементах схемы.

Асинхронное моделирование

Асинхронный метод моделирования применяется для анализа переходных процессов в логических схемах. В этом методе учитывается время распространения сигналов в элементах и соединительных цепях схемы.

Изменение значений выходных сигналов логического элемента происходит с некоторым запаздыванием по отношению к входным сигналам, которое учитывается задержкой в моделях элементов. Каждый элемент характеризуется некоторой средней задержкой, значение которой может меняться в зависимости от режима работы элемента, комбинации входных сигналов, температуры, отклонения в технологии изготовления элемента и т.д. В зависимости от требуемой степени адекватности моделирования учет задержек производится с той или иной степенью детализации. Задержки в линиях связи весьма малы и обычно не учитываются, однако при моделировании устройств с очень высоким быстродействием учитываются и они.

Временное рассогласование входных сигналов элемента может привести к появлению ложного сигнала на выходе логического элемента. Такая возможность появления ложных сигналов носит название риска сбоя. Если сигналы на выходе схемы для двух смежных наборов входных воздействий остаются одинаковыми, а во время переходного процесса возможно появление ложного сигнала противоположного значения, то такая ситуация называется статическим риском сбоя. Такое временное рассогласование сигналов приводит к появлению на выходе ложного сигнала (рис. 8.1.).

Рис. 8.1 Временная диаграмма работы элемента ИЛИ при статическом риске сбоя

Динамический риск сбоя предполагает возможность многократного изменения сигнала на выходе при переходе от входного набора A к набору B, когда выходной сигнал меняется на противоположный (рис. 8.2.). Как видно из рисунка, при переходе от набора A=X₁X₂X₃={010} к набору B= X₁X₂X₃={101} возникает динамический риск сбоя. Динамический риск сбоя является следствием статического риска сбоя.

Рис. 8.2 Временная диаграмма работы элемента при динамическом риске сбоя

В логических схемах с памятью, т.е. в схемах с обратными связями, под воздействием входных сигналов могут изменить состояние сразу несколько элементов памяти. Окончательное состояние схемы очень часто зависит от очередности переключения элементов памяти. В этих случаях говорят, что в схеме существуют состязания сигналов обратных связей, или просто - состязания сигналов. Если под воздействием входного сигнала схема из одного состояния может перейти в различные состояния в зависимости от задержек в элементах схемы, то в этом случае состязания называют критическими.

Асинхронное моделирование позволяет выявлять риски сбоев и критические состязания.

По сравнению с синхронным, асинхронное моделирование требует выполнения существенно большего количества вычислений. Объем программ также возрастает из-за необходимости моделирования элементов задержек.

Недостатком асинхронного моделирования является существенно большее по сравнению с синхронным время моделирования.

Значительно быстрее риски сбоев и критические состязания могут быть выявлены моделированием логических схем с использованием многозначного представления сигналов.

Достоинством троичного моделирования является простота реализации и высокое быстродействие, всего в 46 раз ниже, чем при двоичном синхронном моделировании.

Модель логического элемента представляется таблицей истинности, в которой каждый из входных сигналов может принимать три значения.

Троичное моделирование позволяет определить места в схеме, где возможны статические риски сбоев.

Более детально сведения о работе схемы могут быть получены при использовании пятизначного моделирования. Пятизначное моделирование позволяет обнаружить динамические риски сбоев в схемах.

Существенным в пятизначном моделировании является обозначение не только факта изменения сигнала, как это делается при троичном моделировании, но и характера изменения. Выделяется изменение сигнала 10, обозначается это изменение символом «F»; и изменение 01, обозначается это изменение «R». Неопределенное состояние обозначается «X».

Модель логического элемента представляется таблицей истинности, в которой каждый из входных сигналов может принимать пять значений.

В системе автоматизированного проектирования OrCAD применяется пятизначное моделирование для проектирования цифровых устройств. Для того, чтобы убедится в заложенных методах моделирования, на вход цифровых элементов следует подать нестабильные сигналы (то есть подключить к входам цифровых элементов аналоговые источники питания).

При моделировании используем три основных источника сигнала: синусоидальный, импульсный и экспоненциальный:

10

Пример исследования динамических характеристик в Orcad

Исследование динамических характеристик цифровых элементов различных серий на примере элементов «НЕ»

Создать проект моделирования устройств;

Поместить на рабочую поверхность три элемента «НЕ», принадлежащих различным сериям. (Использовать библиотеки 7400.olb, 74ac.olb, 74hc.olb);

Подключить к трем элементам один аналоговый источник питания;

Синусоидальный

Импульсный

Экспоненциальный

Выполнить моделирование устройства;

Проанализировать результаты моделирования. Определить различия динамических характеристик элементов приведенных серий

Пример выполнения работы

1. Подключение синусоидального источника сигнала

2. Подключение импульсного источника сигнала

2. Подключение экспоненциального источника сигнала.

ВЫВОДЫ

Как видим, из приведенного примера исследования динамических характеристик цифровых элементов, на концах перключений из "1" в "0" и на оборот, присутствуют неопределенности, обусловленные тем, что при переключении сигнала существуют переходные процессы и переключение не происходит мгновенно. При этом, на элементах различных серий динамические задержки различной длины, чем обусловлены большие или меньшие неопределенности переключения сигналов. Применение пятизначного моделирования, позволяет промоделировать наличие реальных неопределенностей, и значительно повышает точность, в сравнении с бинарным моделрованием.