Разработка электрической принципиальной схемы

Описание работы узлов принципиальной схемы. Цифровая обработка аудиосигнала 32-битным процессором DSP. Расчет и математическое моделирование схемы фильтра. Специальная система тактирования MSP430F169 для использования в приложениях с питанием от батарей.

Рубрика Физика и энергетика
Вид контрольная работа
Язык русский
Дата добавления 15.10.2011
Размер файла 388,7 K

Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

Размещено на http://www.allbest.ru/

Разработка электрической принципиальной схемы

1. Описание работы узлов принципиальной схемы

Принципиальная схема ЦФ состоит из многих узлов и компонентов, синхронизированных во времени, и работающих по одному алгоритму, задаваемому аудиопроцессору TAS3001 микроконтроллером MSP430F169.

Основой синхронизации всей системы ЦФ является высокостабильный генератор частоты, необходимый для работы микроконтроллера MSP430F169. Аудиопроцессор TAS3001, используемый совместно с микроконтроллером, с большим ОЗУ статического типа и двойной пересинхронизацией шины выдачи данных. Это означает, что звуковой сигнал в формате S/PDIF на выходе сигнального процессора стабилен и четко привязан к временным отсчетам, задаваемым простым делением тактовой частоты специальным счетчиком, сформированным на кристалле микроконтроллера MSP430F169.

На сегодняшний день преимущества, которые дает цифровая фильтрация не полностью компенсирует ее недостатки. В частности, высокую чувствительность к джиттеру и фазовому шуму тактового сигнала.

S/PDIF стандарт обладает серьезными недостатками. Главный из них состоит в том, что формирование единого сложного сигнала, а затем его распаковка порождают дисперсию сигнала, т.е. различные времена распространения для высоко- и низкочастотных составляющих и интерференцию фронтов импульсов, их взаимозатягивание. Однако S/PDIF - это общепринятый стандарт, и его целесообразно применить в универсальном ЦФ.

Аттенюатор используются для случая, когда необходимо ослабить сильный сигнал до приемлемого уровня, во избежание перегрузки входа ЦФ чрезмерно мощным сигналом. Полезным побочным эффектом является то, что использование аттенюатора между сигналом и нагрузкой улучшает коэффициент бегущей волны и коэффициент стоячей волны в сигнале в случае, когда нагрузка плохо согласована с аудио сигналом. Энергия входного сигнала, не поступившая на выход, преобразуется в тепло в аттенюаторе. Входной аналоговый фильтр с защитой от перенапряжений и аттенюатор LM1972 приведены на рисунке 3.1.

Аттенюатор LM1972

Активный фильтр - один из видов аналоговых электронных фильтров, в котором присутствует один или несколько активных компонентов, как правило, операционных усилителей [10]. Входной аналоговый фильтр используется для подавления в спектре исходного аудиосигнала частотных составляющих, превышающих значение половины частоты дискретизации (22,05 кГц при выбранной частоте дискретизации 44,1 кГц). Соблюдение данного требования позволяет соблюсти требования теоремы Котельникова (критерия Найквиста), т.е. исключить появление в спектре оцифрованного сигнала побочных низкочастотных составляющих. В литературе фильтры данного функционального назначения называют антиалайзинговыми.

S/PDIF интерфейс PCM9211 использован для передачи цифровых сигналов множества форматов. Наиболее распространены из них: формат использованный в DAT с частотой дискретизации 48 кГц и формат записи компакт-дисков с частотой дискретизации 44,1 кГц. Для того, чтобы поддерживать обе эти системы, формат не имеет определенного битрейта данных.

Цифровая обработка аудиосигнала производится 32-битным процессором DSP. Процессор TAS3001 оснащен входом высокого уровня, позволяющим подключаться через микроконтроллер к различным конфигурациям оборудования и таким образом проводить модернизацию. Даже в тех случаях, когда система имеет разделение частотного диапазона на несколько составляющих, сигнальный аудиопроцессор с успехом просуммирует и восстановит сигнал, который в дальнейшем можно будет обработать в соответствии со структурой новой системы.

Цифровые усилители ЦФ построены по двухкаскадной схеме. Первый каскад - это ШИМ-процессор цифрового аудио (или ШИМ-модулятор), использующий цифровую обработку сигналов для преобразования цифровых данных из исходного формата в ШИМ-представление.

Второй каскад - это выходной каскад цифрового усилителя, который передает цифровой ШИМ-сигнал непосредственно на динамики через LC-фильтр второго порядка, обеспечивая завершенный цифровой канал от источника аудио.

Эксплуатационная эффективность цифровых усилителей TAS5100 достигает 90%. Они имеют значительно меньшую рабочую температуру, чем аналоговые с такой же выходной мощностью. Отличительной чертой цифровых усилителей TAS5100 является: большой динамический диапазон, низкий уровень шума, незначительные искажения и отсутствие шума низкой частоты в пассивном режиме.

Цифровые усилители TAS5100 обладают хорошей степенью защиты от перегрева, радиочастотных помех, перегрузок, короткого замыкания и перепадов напряжения.

2. Расчет и математическое моделирование схемы фильтра

Фильтр нижних частот с аппроксимацией Бесселя (далее - фильтр Бесселя) отличается от других фильтров тем, что имеет оптимальную фазочастотную характеристику с точки зрения неискаженной передачи аудио сигнала в полосе пропускания.

Проходящий через фильтр сигнал не изменит своей формы, если все гармоники сигнала будут задерживаться в фильтре на одно и то же время, т.е. ФЧХ фильтра будет иметь линейный характер. Фильтр Бесселя обеспечивает наилучшее приближение реальной ФЧХ к идеальной линейной зависимости, но имеет меньший наклон АЧХ в полосе подавления и переходной области. Частота среза фильтра Бесселя определяется не по АЧХ, а по излому характеристики группового времени задержки ф(щ).

Фильтр нижних частот Бесселя отличается от других фильтров тем, что имеет оптимальную фазочастотную характеристику с точки зрения неискаженной передачи сигнала в полосе пропускания. Проходящий через фильтр сигнал не изменит своей формы, если все гармоники сигнала будут задерживаться в фильтре на одно и то же время. Поскольку фазовый сдвиг измеряется в долях периода рассматриваемой гармоники, то постоянство времени задержки равносильно линейной частотной зависимости фазового сдвига сигнала в фильтре. Фильтр Бесселя обеспечивает наилучшее приближение реальной ФЧХ к идеальной линейной зависимости, но имеет меньший наклон АЧХ в полосе подавления. Для проектируемого фильтра частота среза выбрана равной 12 кГц.

Фильтр Бесселя имеет оптимальную переходную характеристику. Это имеет место в силу того, что фазовый сдвиг выходного сигнала фильтра Бесселя пропорционален частоте входного сигнала. Переходный процесс фильтра Бесселя почти не имеет колебаний. Увеличение порядка этого фильтра, начиная с 4-го, приводит к затуханию переходного процесса.

Передаточная функция фильтра Бесселя имеет вид:

; (3.1)

где k - коэффициент усиления фильтра на постоянном токе;

Bn(p) - полином Бесселя:

(3.2)

В формулах (3.5) условно обозначены:

bk - числовые коэффициенты полинома Бесселя;

n - порядок фильтра, определяемый числом реактивных элементов;

щc - частота среза ФНЧ Бесселя - предельная частота, на которой сохраняется постоянное время замедления, вносимое фильтром.

Характеристика времени замедления фильтра Бесселя максимально плоская, подобно амплитудно-частотной характеристике фильтра Баттерворта.

Фазочастотная характеристика (ФЧХ) аналогового ФНЧ Бесселя в полосе пропускания имеет вид:

; (3.3)

где: щ - круговая частота;

T - постоянное время задержки фильтра (время замедления).

Для аналогового фильтра время замедления определяется как функция частоты:

; (3.4)

В диапазоне частот от 0 до щc T(щ) монотонно спадает от значения на частоте щ = 0, равного T(0) = 1/щc, до значения на частоте щ = щс, которое составляет для n = 2:

; (3.5)

для n = 3:

; (3.6)

для n = 4:

; (3.7)

Из выражений видно, что при увеличении порядка фильтра время замедления приближается к постоянному значению. При этом обеспечиваются условия неискаженной передачи сигнала сложной формы.

Для заданного времени замедления ф в полосе пропускания можно приблизительно найти частоту среза щc ФНЧ и частоту по уровню затухания АЧХ 3 дБ (для n ? 3):

(3.8)

Схема фильтра нижних частот Бесселя при моделировании в системе MicroCAP приведена на рисунке.

Моделирование в MicroCap входного аналогового фильтра

3. Блок управления

В данном проекте блок управления реализован на микроконтроллере MSP430F169.

Процессор содержит 16 16-разрядных ортогональных регистров. Регистр R0 используется как программный указатель, регистр R1 как указатель стека, регистр R2 как регистр статуса, а R3 как специальный регистр именуемый генератор констант, R2 также может использоваться в качестве генератора констант. Генератор констант используется для сокращения общей длины команды вследствие неявного представления константы в коде операции. Регистры с R4 по R15 используются как регистры общего назначения.

Набор инструкций очень простой и представлен 27-ю инструкциями, 24-я эмулированными инструкциями. Инструкции имеют как 8-битную, так и 16-битную форму обработки операндов. Бит B/W - управляет этим признаком.

Ключевым свойством MSP430F169 является возможность тактировать любой модуль периферии асинхронно от ядра.

Основные параметры MSP430F169

Параметр

Описание

Ядро

MSP430

Память: Flash, кБ

64

Память: RAM, кБ

2

I/O (макс.), шт

48

Таймеры: 16-бит, шт.

2

Таймеры: RTC

Нет

Интерфейсы: UART, шт.

1

Интерфейсы: I2C, шт.

1

Аналоговые входы: Разрядов АЦП, бит

12

Аналоговые входы: Каналов АЦП, шт.

8

Аналоговые входы: Аналоговый компаратор, шт

1

Аналоговые выходы: Разрядов ЦАП, бит

12

Аналоговые выходы: Каналов ЦАП, шт.

2

VCC, В

от 1.8 до 3.6

ICC, мА

0.28

TA, °C

от -40 до 85

Корпус

QFN-64

Особенности MSP430F169:

- низкое напряжение питания: 1.8 В …3.6 В;

- очень малая потребляемая мощность;

- активный режим: 280 мкА (1 МГц, 2.2 В);

- дежурный режим: 1.1 мкА;

- режим выключения (поддержание ОЗУ): 0.1 мкА;

- пять режимов снижения энергопотребления;

- выход из дежурного режима за 6 мкс;

- 16-разрядная RISC-архитектура, время выполнения инструкции 125 нс;

- 12-разрядный АЦП со встроенным источником опорного напряжения, устройством выборки хранения и функцией автоматического преобразования;

- сдвоенный синхронный 12 - разрядный ЦАП;

- 16-разрядный таймер с тремя регистрами захвата фронтов / сравнения:

- 16-разрядный таймер с тремя или семью регистрами захвата фронтов/ сравнения с мертвой зоной: Timer B;

- встроенный компаратор;

- последовательный коммуникационный интерфейс (USART1), работающий в режиме асинхронного UART или синхронного SPI;

- последовательный коммуникационный интерфейс (USART1), работающий в режиме асинхронного UART или синхронного SPI или I2C;

- супервизор напряжения питания с программируемым порогом;

- броуновский детектор;

- встроенный последовательный внутрисхемный программатор; не требуется дополнительное напряжение для программирования; программируемые биты защиты программы;

- встроенный загрузчик.

Система тактирования MSP430F169 разработана специально для использования в приложениях с питанием от батарей. Вспомогательная низкочастотная система тактирования (ACLK) работает непосредственно от обычного 32 кГц часового кристалла. Модуль ACLK может использоваться в качестве фоновой системы реального времени с функцией самостоятельного «пробуждения». Интегрированный высокоскоростной осциллятор с цифровым управлением (DCO) может быть источником основного тактирования (MCLK) для ЦПУ и высокоскоростных периферийных устройств. Модуль DCO становится активным и стабильным менее чем через 6 мкС после запуска. Решения на основе архитектуры MSP430F169 позволяют эффективно использовать высокопроизводительное 16-разрядное RISC CPU в очень малые промежутки времени:

- низкочастотная вспомогательная система тактирования обеспечивает работу микроконтроллера в режиме ультранизкого потребления мощности;

- активизация основного высокоскоростного модуля тактирования позволяет выполнить быструю обработку сигналов.

электрический схема аудиосигнал тактирование

Архитектура MSP430F169

Специальная встроенная логическая подсистема эмуляции находится непосредственно в устройстве и доступна через JTAG без использования дополнительных системных ресурсов.

Выгоды встроенной эмуляции состоят в следующем:

- возможна фоновая разработка и отладка на полной рабочей скорости выполнения программы;

- поддерживается использование контрольных точек и пошаговое выполнение программы;

- объект внутрисхемной разработки имеет те же характеристики, что и в конечном устройстве;

- сохраняется целостность смешанных сигналов, на которую не влияют помехи кабельной разводки.

Доступ к программному коду выполняется всегда по четным адресам. Данные могут быть доступны как байты или как слова.

Общий объем адресуемой памяти составляет 64 кБ, с учетом предполагаемого расширения.

Конечный адрес Flash-памяти всегда 0FFFFh. Flash - память используется как для программного кода, так и для данных. Байты или слова таблиц данных сохраняются и используются непосредственно в Flash-памяти, что исключает необходимость копировать эти таблицы в ОЗУ перед дальнейшим использованием.

Таблица векторов прерываний занимает верхние 16 слов адресного пространства Flash-памяти, при этом вектор прерывания с наивысшим приоритетом находится в самом верхнем адресном слове Flash-памяти (0FFFEh).

ОЗУ начинается с адреса 0200h. ОЗУ микроконтроллера используется в ЦФ как для программного кода, так и для данных.

Периферийные модули отображены в адресном пространстве. Адреса с 0100 до 01FFh зарезервированы для 16-разрядных периферийных модулей. Они доступны с помощью команд-слов. Используются в программе однобайтные команды, допустимы только четные адреса, при этом старший байт результата всегда содержит «0».

Адресное пространство с 010h по 0FFh зарезервировано для 8-разрядных периферийных модулей.

Некоторые функции периферии конфигурируются в SFRs. Регистры специального назначения расположены в низших 16-ти байтах адресного пространства и организованы в виде байтов. Обращение к регистрам SFRs производится только с использованием однобайтных команд. Назначение отдельных битов регистров SFRs описано в техническом руководстве на каждое конкретное устройство.

Байты расположены в четных или нечетных адресах. Слова располагаются только в четных адресах. При работе с командами-словами должны использоваться только четные адреса. Младший байт слова всегда расположен по четному адресу. Старший байт - в следующем нечетном адресе. Например, если слово данных расположено по адресу xxx4h, то младший байт слова данных будет иметь адрес xxx4h, а старший байт слова адрес xxx5h.

В схеме системного сброса, источниками сброса являются сигналы сброса при включении (POR) и очистки при включении (PUC). Различные события и исходные условия определяют, какой именно из этих сигналов будет сгенерирован.

Организация памяти MSP430F169

Сигнал POR сбрасывает ЦФ. Он сгенерирован в следующих двух случаях:

- включение устройства;

- появление сигнала низкого уровня на выводе RST/NMI, когда он сконфигурирован как вход сигнала «сброса».

Сигнал PUC генерируется всегда при появлении сигнала POR, сигнал POR не генерируется сигналом PUC. Следующие события приводят к появлению сигнала PUC:

- сигнал POR;

- срабатывание «сторожевого» таймера (только если сторожевой таймер активирован);

- произошло нарушение ключа безопасности «сторожевого» таймера;

- произошло нарушение ключа безопасности Flash-памяти.

Когда напряжение Vcc повышается медленно, детектор POR удерживает сигнал POR в активном состоянии до тех пор, пока Vcc не превысит уровень V(POR). Когда питающее напряжение Vcc повышается быстрее задержки POR, сигнал POR удерживается в активном состоянии в течение времени t (POR_DELAY) для корректной инициализации MSP430F169.

Если питающее напряжение циклически изменяется, его уровень должен упасть ниже значения V(min), чтобы гарантировано появился новый сигнал POR, когда напряжение восстановится снова. Если напряжение Vcc не падает ниже уровня V(min) в течение цикла или появляется кратковременная импульсная помеха, сигнал POR не генерируется и состояние после включения может быть некорректным.

Устройства ЦФ имеют схему сброса при пониженном напряжении питания, вместо схемы детектирования и задержки POR. Схема сброса при пониженном напряжении питания детектирует понижение питающего напряжения, напряжение снимаемое с вывода Vcc. Схема сброса при пониженном напряжении сбрасывает устройство, вызывая появление POR-сигнала, когда напряжение прикладывается или снимается.

Сигнал POR становится активным, когда напряжение Vcc достигает уровня Vcc(start). И остается активным до тех пор, пока Vcc не пересечет порог V (B_IT+) и не закончится выдержка t(BOR). Адаптивная задержка t(BOR) бывает больше при медленном изменении Vcc. Гистерезис VHys (B_IT-) введен, чтобы гарантировать, что питающее напряжение должно снизится ниже уровня V (B_IT-), прежде чем схемой сброса будет сгенерирован другой сигнал POR.

Поскольку уровень V (B_IT-) значительно выше уровня V(min) схемы POR, система BOR обеспечивает сброс при сбоях в источнике питания, когда напряжение Vcc не падает ниже уровня V(min).

После снятия сигнала POR, MSP430F169переходит в следующее состояние:

- вывод RST/NMI конфигурируется как вход «сброса»;

- выводы ввода / вывода переключаются в режим ввода в соответствии с описанием в разделе «Цифровые входы / выходы»;

- другие периферийные модули и регистры инициализируются так, как описано в соответствующих разделах этого руководства;

- регистр статуса (SR) сбрасывается;

- сторожевой таймер активизируется в сторожевом режиме;

- в программный счетчик загружается адрес, содержащийся в вектора сброса (0FFFEh). ЦПУ начинает выполнять команды с этого адреса.

После системного сброса программное обеспечение должно инициализировать MSP430F169 в соответствии с требованиями программы.

Сигнал неисправности осциллятора позволяет предотвратить ошибки, связанные с неправильным функционированием осциллятора. Установкой бита OFIE можно разрешить генерацию NMI-прерывания при неисправности осциллятора.

Режимы низкого энергопотребления 0-4 конфигурируются с помощью битов CPUOFF, OSCOFF, SCG0 и SCG1 в регистре статуса. Преимущество включения битов управления режимом CPUOFF, OSCOFF, SCG0 и SCG1 в состав регистра статуса SR состоит в том, что текущий режим работы может быть сохранен, путем помещения содержимого SR в стек во время работы процедуры обработки прерывания. Выполняемая программа возвращается к предыдущему режиму работы, если сохраненное содержимое регистра SR не было изменено процедурой обработки прерывания. Выполнение программы продолжится в другом рабочем режиме, если процедура обработки прерывания изменит значение регистра SR в стеке.

Размещено на Allbest.ru


Подобные документы

  • Анализ вариантов технических решений по силовой части преобразователя. Разработка схемы электрической функциональной системы управления. Способы коммутации тиристоров. Математическое моделирование силовой части. Расчет электромагнитных процессов.

    курсовая работа [1,2 M], добавлен 05.06.2013

  • Анализ методов проведения поверочного расчёта тепловой схемы электростанции на базе теплофикационной турбины. Описание конструкции и работы конденсатора КГ-6200-2. Описание принципиальной тепловой схемы теплоцентрали на базе турбоустановки типа Т-100-130.

    дипломная работа [2,9 M], добавлен 02.09.2010

  • Структурный анализ разрабатываемой схемы. Разработка и расчет электрических схем отдельных структурных блоков. Формирование и анализ оптимальности общей электрической принципиальной схемы. Расчет потребляемой мощности и разработка источника питания.

    курсовая работа [3,0 M], добавлен 04.02.2015

  • Описание структурной электрической схемы. Составление принципиальной схемы изделия и описание ее работы. Расчет полевого транзистора 2N7002. Определение емкостей конденсаторов на входе и выходе каскада и в цепи эмиттера. Алгоритм поиска неисправности.

    дипломная работа [2,2 M], добавлен 10.07.2014

  • Разработка структурно-функциональной, принципиальной электрической схемы блока питания. Расчёт выпрямителей переменного тока, сглаживающего фильтра, силового трансформатора. Проектирование логической схемы в интегральном исполнении по логической функции.

    курсовая работа [28,2 K], добавлен 26.04.2010

  • Модернизация турбоустановки Кумертауской ТЭЦ; описание и расчет принципиальной тепловой схемы в номинальном и конденсационном режимах; выбор основного и вспомогательного оборудования; тепловой и поверочный расчеты сетевого подогревателя; себестоимость.

    дипломная работа [755,1 K], добавлен 07.08.2012

  • Выбор элементов и разработка принципиальной электрической схемы источника опорного напряжения (ИОН), электрическое моделирование одного из узлов системы. Область применения прецизионных ИОН, их стоимость. Мостовой выпрямитель, стабилизатор, коммутатор.

    курсовая работа [198,6 K], добавлен 25.10.2012

  • Описание принципиальной тепловой схемы энергоустановки. Тепловой баланс парогенератора, порядок и принципы его составления. Параметры пара в узловых точках тепловой схемы. Расчет теплоты и работы цикла ПТУ, показателей тепловой экономичности энергоблока.

    курсовая работа [493,1 K], добавлен 22.09.2011

  • Разработка структурной схемы и алгоритма работы многофункционального бытового устройства. Выбор электрической принципиальной схемы. Разработка чертежа печатной платы. Экономическое обоснование проекта и анализ вредных и опасных факторов при производстве.

    дипломная работа [1,7 M], добавлен 11.07.2014

  • Выбор основного оборудования электрической части ТЭЦ: генераторов, трансформаторов связи, блочного трансформатора. Расчет параметров схемы замещения, токов короткого замыкания в контрольных точках. Сопротивление обратной и нулевой последовательности.

    курсовая работа [999,3 K], добавлен 15.03.2012

Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д.
PPT, PPTX и PDF-файлы представлены только в архивах.
Рекомендуем скачать работу.