Комбинационные схемы для реализации систем булевых функций. Табличный метод

Размещено на http://www.allbest.ru/

Комбинационные схемы для реализации систем булевых функций. Табличный метод

Комбинационные схемы (КС) - это схемы, у которых выходные сигналы Y = (у₁, у₂,…, у_m) в любой момент дискретного времени однозначно определяются совокупностью входных сигналов Х = (х₁, х₂,…, х_n), поступающих в тот же момент времени.

Реализуемый в КС способ обработки информации называется комбинационным потому, что результат обработки зависит только от комбинации входных сигналов и формируется сразу при поступлении входных сигналов. Поэтому одним из достоинств комбинационных схем является их высокое быстродействие. Преобразование информации описывается логическими функциями вида Y=f(Х).

Комбинационная схема

Эта комбинация задается таблицей.

Например нам нужно ДПК перевести в ДКГ (код Грея)

Код Грея - удобен для обнаружения ошибок (проверки)

Минимизируем по картам Карно:

y0=x₁+x₀= x₀x₁

Комбинационные схемы (КС) называют автоматом с одним состоянием, т.к. достаточно подать переменные на вход, и на выходе с задержкой, определяемой временем прохождения сигналов через последовательность элементов И, ИЛИ, НЕ, появляются значения выходных переменных.

В реальных системах КС не используются независимо. Входные переменные записываются на входной регистр памяти, а выходные на выходной. Запись и считывание результата с регистров производится с помощью импульсов синхронизации, которые формирует в заданной последовательности автомат управления (АУ).

Одиночные импульсы синхронизации, поданные на исполнение того или иного действия (запись, считывание) называются микрооперациями (МО), а автомат - микропрограммным автоматом (МПА).

ПЗУ

Простейшей реализацией комбинационной схемой F является постоянное запоминающее устройство (ПЗУ), тогда y₁, y₂, …, y_m - значения на выходных «клеммах» ПЗУ или коды соответствия x₁, x₂, x₃, …, x_n y₁, y₂, …, y_m, которые «записаны» в числовой блок ПЗУ как константы, где x₁, x₂, x₃, …, x_n - адрес ПЗУ.

комбинационный карно регистр булевый

Функция одной переменной (тригонометрическая, логарифмическая, показательная и др.) может быть представлена в виде таблицы с n входами и m выходами. Например, для у = sin(x), если аргумент 0 ? x ? 90° представлен кодом на 8 бит, то шаг изменения x = 90°/256. Пусть также и результат необходимо представлять 8 битами (один байт). Очевидно, что реализация комбинационных схем для каждого разряда (у) как булевой функции 8-разрядного аргумента (х) вряд ли целесообразна. Поэтому для вычисления функции используется метод прямого считывания из ПЗУ, где X - адрес, Y - выходное слово ПЗУ, в числовом поле которого записана таблица необходимой функции.

Однако метод прямого считывания применяется лишь при ограниченной точности (n ? 16). Если m = n = 16, то объем памяти V = 16•2¹⁶=2²⁰ = 1 Мб. Для уменьшения объема памяти существует несколько методов, например метод с поправкой [17], который излагается ниже. Метод с поправкой эффективен уже при n = 12.

ПЛМ

Посторенние ПЛМ основано на том, что любая комбинационная функция может быть представлена в виде логической суммы (операция ИЛИ) логических произведений (операций И). Тогда схема реализующая комбинационную функцию может быть представлена а следующем виде.

Она представляет собой матрицы М1 и М2. На матрицу М1 поступают прямые значения входных сигналов xi; входной слой инверторов образует их инверсные значения. На горизонтальных шинах матрицы М1 образуются импликанты входных переменных.

Благодаря тому, что вертикальные шины соединены с соответствующими горизонтальными шинами посредством диодов (эти соединения на рисунке обозначены точками в местах пересечения шин). Если какой-либо вход x_i (или его инверсия) не имеет соединения с горизонтальной шиной, то это означает, что данный вход не участвует в образовании конъюнкции.

Недостаток такой архитектуры - слабое использование ресурсов программируемой матрицы «ИЛИ», поэтому дальнейшее развитие получили микросхемы, построенные по архитектуре программируемой матричной логики (PAL - Programmable Array Logic) - это ПЛИС, имеющие программируемую матрицу «И» и фиксированную матрицу «ИЛИ».

К этому классу относятся большинство современных ПЛИС небольшой степени интеграции.

Логика работы ПЛИС не определяется при изготовлении, а задаётся посредством программирования.

Современные ПЛИС

Таких простых элементов может быть достаточно много, например, у современных ПЛИС ёмкостью до 1 млн. вентилей число логических элементов достигает нескольких десятков тысяч. За счёт такого большого числа логических элементов они содержат значительное число триггеров, а также некоторые семейства ПЛИС имеют встроенные реконфигурируемые модули памяти бывают ПЛИС с более чем 1000 выводов («пинов»).

Размещено на Allbest.ru