Тестер комбинированных схем

Разработка тестера комбинационных схем, который представляет собой устройство для проверки работы испытуемого объекта. Его проверка методом подачи на его входы тестовых сигналов. Для контроля исправности использован метод сравнения с эталонным объектом.

Рубрика Коммуникации, связь, цифровые приборы и радиоэлектроника
Вид курсовая работа
Язык русский
Дата добавления 09.11.2018
Размер файла 739,2 K

Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

Размещено на http://www.allbest.ru/

Министерство образования Республики Беларусь

Учреждение образования

«Брестский государственный технический университет»

Кафедра «ЭВМ и системы»

Пояснительная записка к курсовому проекту

по дисциплине «Схемотехника цифровых устройств»

ТЕСТЕР КОМБИНИРОВАННЫХ СХЕМ

Разработал: __________________ студент гр.

Руководитель: ________________ ст.препод.каф. «ЭВМ и С»

2018

Содержание

Введение

1. Структурное проектирование

1.1 Анализ исходных данных

1.2 Разработка структурной схемы

2. Функциональное проектирование

2.1 Генератор тестовых наборов

2.2 Схема управления

2.3 Верификатор

2.4 Компаратор выходных реакций

2.5 Генератор тактовых импульсов

3. Разработка электрической принципиальной схемы

3.1 Основные электрические параметры КМДП ИС

3.2 Модуль генератора тестов

3.3 Модуль проверки

3.3 Основной модуль

Заключение

Литература

Введение

Цель курсовой работы -- это создать тестер комбинационных схем, который представляет собой устройство для проверки работы испытуемого объекта. Методом проверки является подача на его входы тестовых сигналов определённых комбинаций. Для контроля исправности будет использован метод сравнения с эталонным объектом. Сам эталон будет косвенно проверяться наличием определённого количества импульсов на его выходе. Для простоты ремонта тестер будет разделён на модули, каждый из которых будет выполнять определённую функцию. Проверка будет происходить в автоматическом режиме, и контроль исправного состояния можно будет наблюдать по световым индикаторам. Испытуемый объект подсоединяется к тестеру с помощью разъёмов. Управлять тестером можно будет при помощи переключателей. Предстоит по заданию разработать структурную схему. Потом по ней построить функциональную схему из функциональных элементов (конъюнкторы, дизъюнкторы, триггеры, счётчики и другие). Для перехода к принципиальной схеме нужно использовать реально существующие компоненты, поэтому функциональная схема будет немного изменена.

1. Структурное проектирование

1.1 Анализ исходных данных

В первом абзаце п.3 индивидуального задания перечислены основные функции проектируемого тестера. Первой функцией является "генерация тестового набора и выдача его на объект контроля и эталонный объект". Так как требуется генерация тестовых наборов, предстоит проектировать устройство тестовой диагностики. В этом случае для формирования последовательности тестовых наборов генератор тестов. Его выходные коды поступают одновременно и на эталонный объект, и на объект контроля.

Функция «сравнение ответных реакций объекта контроля эталонного объекта» может быть реализована схемой поразрядного сравнения. В ней сопоставляются друг с другом кодов ответных реакций объектов. Тогда каждый бит выходного кода схемы сравнения содержит ноль, если значения соответствующих битов в ответных реакциях совпадают (ошибка не обнаружена) или содержит единицу при неравенстве соответствующих битов в ответных реакциях (обнаружена ошибка).

Следующая функция проектируемого тестера - «контроль и индикация хода процесса контроля и результатов контроля». Это означает, что необходимо использовать индикаторные элементы. Один такой элемент может отображать общий текущий результат сравнения выходных реакций в ходе контроля. А результаты контроля необходимо отображать многоразрядным индикатором, чтобы можно было определить выходные разряды объекта контроля, в которых обнаружена ошибка.

Последняя функция тестера - «контроль работы эталонного объекта». Согласно схеме на рисунке 1.1 в качестве эталонного объекта используется заведомо исправный объект контроля. При возникновении в нем неисправности будут искажены результаты диагностики объекта контроля. Для исключения такой ситуации требуется наличие структурного элемента, следящего за работой эталонного объекта.

Рисунок 1.1 - Тестовое диагностирование с эталонным объектом

тестер комбинированный схема

Назовем его верификатор. Принцип работы этого элемента достаточно прост. Предполагается, что в ходе диагностики одного объекта заранее известны количества единиц, которые появятся на каждом выходе эталонного объекта. Подсчитав реальное количество единиц на каждом выходе эталонного объекта их необходимо сравнить с заранее известными количествами. Те выходы эталонного объекта, для которых количества подсчитанных и заранее известных единиц совпадают, считаются исправными. Остальные выходы считаются неисправными и такой объект не может использоваться в качестве эталонного.

Проанализируем отдельные требования к алгоритму работы проектируемого тестера, которые перечислены во втором абзаце п.З индивидуального задания. «Тестер должен иметь отдельные цепи установки в исходное состояние и пуска работы» -- означает, что требуются органы ручного управления, с помощью которых будут формироваться управляющие сигналы в описанных цепях. Например, можно использовать две кнопки с именами "Сброс" и "Пуск". При нажатии на "Сброс" формируется сигнал в цепи установки в исходное состояние и поступает на управляющие входы тестера, обеспечивая их переключение в требуемое (исходное) состояние. Нажимая кнопку "Пуск" приводит к формированию сигнала во второй управляющей цепи, по которому тестер должен начать диагностику объекта контроля.

Требования «Процесс тестирования должен проходить в автоматическом режиме» и «Работа тестера должна синхронизироваться от тактового генератора» очевидно, означают необходимость применения генератора тактовых импульсов и схемы, которая подсчитывает количество тактовых импульсов с момента пуска работы тестера и по достижении определенного количества останавливает работу генератора и всего тестера. По каждому тактовому импульсу на объект контроля и эталонный объект поступает одно тестовое слово, формируются ответные реакции, и осуществляется их сравнение. После остановки работы можно проверить состояние индикационных элементов и сделать вывод о результате диагностики объекта контроля.

И последним требованием указывается «На время подключения контролируемого блока к тестеру (и отключения) его выходные цепи должны отключаться от источников сигналов (переводиться в третье состояние)». Это означает, что все выходы тестера, которые связаны с входами объекта контроля, должны переключаться в высокоимпедансное состояние для предохранения входных цепей объекта контроля от повреждения коммутационными токами. Простейшим решением этого требования является простое отключение питания тестера. Однако в этом случае возникают переходные процессы в цепях питания и до их угасания коммутационные операции проводить небезопасно. Это приведет к значительным потерям времени на ожидание завершения переходных процессов. Поэтому рекомендуется применение отдельной цепи «Замена», по которой будет распространяться сигнал отключения всех выходных каскадов схем тестера, связанных с входами объекта контроля. Источником сигнала в этой цепи может выступать отдельная кнопка с названием, например, «Замена». Конструкционное требование «Тестер должен проектироваться по модульному принципу с установкой соединительных разъемов между модулями» определяет необходимость разделения схемы тестера на функциональные группы, каждая из которых будет выполнять определённую функцию и электрически связываться с другими через разъемы. Каждая функциональная группа может быть определена соответствующим структурным элементом согласно рисунку 1.1: генератор тестов; схема сравнения индикация сравнения.

В четвёртом абзаце п.3 перечисляются индивидуальные параметры структурных элементов: «Разрядность объекта контроля - Nвх = 10, Nвых = 6, элементная база КМДП, генератор тестов - счётчик, объём текста в словах - полный, количество единиц в выходных разрядах: N1 = 42, N2 = 31, N3 = 0, N4 = 42, N5 = 7, N6 = 4, N7 = -, N8 = -, N9 = -». Опираясь на схему с рисунка 2.1 как на базовую, определим параметры её элементов исходя из анализа выше перечисленных данных.

Генератор тестовых наборов (ГТН) должен быть построен на базе счётчика, о чём указывается требованием «генератор тестов - счётчик». Разрядность счетчика равна количеству входов Nвх = 10» объекта контроля. Работа счетчика должна тактироваться генератором, что определяется ранее рассмотренным требованием «Работа тестера должна синхронизироваться от тактового генератора». Для установки ГТН в исходное состояние счетчик должен принимать сигнал «Сброс» и по нему обнулять свои выходы.

Согласно требованию «элементная база - КМДП» для реализации схемы тестера разрешается использовать интегральные микросхемы только с соответствующей элементной базой. Например, интегральные микросхемы серий 176, 561, 564 1561, 1564 и их зарубежные аналоги.

В последнем абзаце п.3 индивидуального задания излагаются требования к расчету частоты тактовых импульсов, которые формирует тактовый генератор: «Тактовая частота Fm рассчитывается максимально большой с учетом того, что задержка распространения сигнала в контроля (и эталонном объекте) равна задержке распространения сигнала в разрабатываемом устройстве». Из требования следует что, для расчета частоты необходимо определить задержку распространения сигнала в схеме тестера, затем умножить ее на два (учитываем задержку в объекте контроля) и полученное значение использовать как период тактового сигнала.

1.2 Разработка структурной схемы

В предыдущем пункте обосновано использование базовой структуры тестера, которая приведена на рисунке 1.1. Используя результаты анализа исходных данных, конкретизируем известные параметры элементов и по возможности детализируем их состав.

Генератор тестовых наборов включает счетчик. Для отключения выходов генератора на время смены объекта контроля применим буферные элементы с тристабильными выходами. Результирующая структура ГТН показана на рисунке 1.2. Сигнал «Сброс» обнуляет счетчик. Сигнал «Пуск» управляет блокировкой импульсов тактирования счетчика. По сигналу «Замена» выходы буферных элементов переводятся в отключенное состояние.

Рисунок 1.2 - Структура генератора тестовых наборов

Тактовые импульсы вырабатываются генератором со стабильной частотой, например, на базе кварцевого резонатора или задающей RC цепочки из прецизионных элементов. Управляющие сигналы в цепях «Сброс», «Пуск» и «Замена» формируются оператором с помощью одноименных переключателей. Назовем эту группу элементов формирователем. Соответствующий фрагмент структурной схемы показан на рисунке 1.3.

Рисунок 1.3 - Структура формирователя управляющих сигналов (положения органов управления показано в режиме тестирования)

В цепях «Лог.0» и «Лог.1» присутствуют напряжения соответствующих логических уровней. Инициализация элементов схемы тестера происходит за короткий интервал времени, поэтому в цепи «Сброс» достаточно сформировать только импульс. С этой целью используется кнопка, передающая логическую единицу в цепь «Сброс» только при ее нажатии. В цепи «Замена» должна присутствовать логическая единица на протяжении всей операции смены объекта контроля, следовательно, для управления используем переключатель. Активный уровень (логическая единица) в цепи «Пуск» необходим на протяжении всей процедуры тестирования объекта контроля. Поэтому используем переключатель, аналогично предыдущему случаю.

Единая последовательность тестовых наборов воздействует одновременно и на объект контроля и на эталонный объект. Получаемые выходные реакции сравниваются поразрядно компараторами. Их количество равно числу выходов объекта. Для отображения логического состояния компаратора подключим к его выходу элементарный индикатор. Например, светодиод. Тогда при низком уровне напряжения на выходе компаратора (что соответствует логическому нулю) светодиод будет погашен, а при высоком уровне напряжения (что соответствует логической единице) - светодиод светится. Соответствующая структурная схема изображена на рисунке 1.4. Верхние компаратор и светодиод контролируют возникновение ошибки на выходе OUT0 объекта контроля.

Рисунок 1.4 - Структура компаратора выходных реакции

Структура верификатора эталонного объекта содержит восемь (по количеству выходов эталонного объекта) идентичных каналов. Каждый канал включает счетчик и индикатор. Различия между каналами заключаются только в модулях счета, которые указываются в индивидуальном задании как «N1 = 42, N2 = 31, N3 = 0, N4 = 42, N5 = 7, N6 = 4, N7 = -, N8 = -, N9 = -» (прочерк указывает на отсутствие девятого выхода). «N1 = 42» обозначает количество единиц, которые должны появиться на младшем выходе эталонного объекта, на протяжении диагностики одного объекта. Следовательно, на выходе переноса каждого счетчика установится логическая единица, только если на протяжении всей процедуры диагностирования этот счетчик получит количество единиц, равное модулю счета. В противном случае на выходе переноса счетчика будет присутствовать логически ноль, что означает неисправность эталонного объекта. Для индикации этого факта применим светодиод, подключив его согласно схеме на рисунке 1.5.

Рисунок 1.5 - Структура младшего канала верификатора эталонного объекта

Итоговая структурная схема тестера изображена на рисунке 1.6. Согласно требованию модульной конструкции схема разделена части - модули, каждый из которых должен изготавливаться на, отдельной печатной плате. Связь между модулями, подключение эталонного объекта и объекта контроля к модулям осуществляется через разъёмы. Питание элементов тестера осуществляется от внешнего источника, который на схеме не показан.

Рисунок 1.6 - Структурная схема тестера

2. Функциональное проектирование

2.1 Генератор тестовых наборов

Генератор тестовых наборов показан на рисунке 2.1. Выбираем десятиразрядный счётчик DD1. Он должен иметь выходы счёта, вход сброса R, вход разрешения V. А так же счётный вход +1. Выходы буфера DD2 должны переводиться в отключённое состояние по выводу OE (Output Enable). Для обнуления схемы используется шестивходной конъюнктор DD3 с инверсными входами. На его входы подаются сигналы с выходов счётчика.

Рисунок 2.1 - Генератор тестовых наборов

Когда он обнулится, то на выходе конъюнктора DD3 появится высокий уровень, который и является сигналом задержки. Линия задержки выполнена на двух диодах, двух резисторах и одном конденсаторе. Линия задержки одна общая на всю схему, и срабатывает тогда, когда прошло все 1024 импульса. Конденсатор C1 заряжается через резистор R1 и диод VD1. Время зарядки и есть время задержки. После заряда C1 на входе R триггера DD4 появится высокий уровень напряжения, который вызовет появление сигнала сброса. После чего вся схема обнуляется. Конденсатор линии задержки придёт в исходное состояние, разрядившись через резистор R2 и диод VD2. Он должен успеть разрядиться до низкого напряжения за время между импульсами обнуления. Схема пришла в начальное положение и готова заново повторить свой цикл работы.

2.2 Схема управления

При подаче питания схема всего тестера должна придти в исходное состояние. Для этого используется конденсатор C2 подключённый между шинами сброса и питания. В момент включения устройства происходит заряд конденсатора и тем самым поступает импульс сброса в цепь сброса. Когда конденсатор зарядится, он уже не будет оказывать влияние на работу схемы. Когда питание будет выключено, то конденсатор разрядится через цепь питания и диод VD3. Индикаторы на выходе схемы должен либо светиться, либо не светиться. Но из-за того, что из всех 1024 импульсов на вход индикаторов импульсы поступают не постоянно, то индикатор будет мигать, а не гореть постоянно. Из-за инерционности человеческого глаза пропадание свечения индикатора не будет заметно. Поэтому нужно применить линию задержки, которая будет оставлять включённым светодиод некоторое время (если количество импульсов совпало), а потом сбрасывать счётчик и повторять цикл заново. Линия задержки выполнена на двух диодах, двух резисторах и одном конденсаторе. Линия задержки одна общая на всю схему, и срабатывает тогда, когда прошло все 1024 импульса. Конденсатор C1 заряжается через резистор R1 и диод VD1. Время зарядки и есть время задержки. После заряда C1 на входе R триггера DD4 появится высокий уровень напряжения, который вызовет появление сигнала сброса. После чего вся схема обнуляется. Конденсатор линии задержки придёт в исходное состояние, разрядившись через резистор R2 и диод VD2. Он должен успеть разрядиться до низкого напряжения за время между импульсами обнуления. Схема пришла в начальное положение и готова заново повторить свой цикл работы.

2.3 Верификатор

Индикатор на выходе схемы должен либо светиться, либо не светиться. Но из-за того, что из всех 1024 импульсов на вход индикатора попадает лишь один из них, то индикатор будет мигать, а не гореть постоянно. Из-за инерционности человеческого глаза пропадание свечения индикатора не будет заметно. Поэтому нужно применить линию задержки, которая будет оставлять включённым светодиод некоторое время (если количество импульсов совпало), а потом сбрасывать счётчик и повторять цикл заново. При заданном количестве импульсов на определённых выходах счётчика появятся логические единицы (рисунок 2.2).

Рисунок 2.2 - Функциональная схема верификатора

Эти выводы подключены к конъюнктору. Это значит, что на выходе конъюнктора появится высокое напряжение тогда, когда в счётчик будет записано определённое число. После чего сигнал поступает на вход D-триггера, приводя его во включённое состояние. Причём на инверсном выходе Q появляется ноль, что снимает сигнал сброса R со второго триггера. Включение первого триггера говорит о том, что нужное количество импульсов уже поступило. Второй триггер служит для проверки наличия лишних импульсов. Вход триггера C подключён к самому младшему выходу счётчика. Если поступит хотя бы один лишний импульс, то второй триггер включится и своим прямым выходом Q заблокирует счётчик от дальнейшего счёта. Схема сможет обнулиться только принудительно. Если количество импульсов правильное, то на выходах прямой Q1 и Q2 инверсный будет высокий потенциал. И вместе с сигналом полного цикла они поступают на трёхвходной конъюнктор DD2. С его выхода включена схема индикации и линия задержки. Такая схема импульсов используется на каждый выход эталонного объекта.

2.4 Компаратор выходных реакций

Компаратор выходных реакций показан на рисунке 2.3. Выходные сигналы с контрольного и эталонного объекта поразрядно поступают на элементы «исключающее или» DD5. К их выходам подключен вход R RS-триггера DD7. Во время сброса триггеры устанавливаются в исходное состояние по входу S, и на выходе Q высокий уровень. Если хотя бы один импульс не совпадёт на входах «исключающих или», то триггер переключится по входу R. И тогда во время задержки соответствующий вывод DD7 не будет открыт, и светодиод не будет светиться.

Рисунок 2.3 - Функциональная схема компаратора выходных реакций

2.5 Генератор тактовых импульсов

Генератор выполнен по схеме мультивибратора на логических элементах 2И-НЕ. Вариант простейшего генератора (мультивибратора) показан на рисунке 2.4. Схема имеет два динамических состояния. В первом из них, когда на выходе D5.1 состояние лог. "1" (выход D5.2 лог. "0"), конденсатор С3 заряжается. В процессе заряда напряжение на входе инвертора D5.1 возрастает, и при достижении значения Uпор=0,5Uпит происходит скачкообразный переход во второе динамическое состояние, в котором на выходах D5.1 лог. "0", D5.2 - "1". В этом состоянии происходит перезаряд емкости (разряд) током обратного направления. При достижении напряжения на С3 Uпор происходит возврат схемы в первое динамическое состояние. Диаграмма на рисунке 2.5 поясняет работу генератора [1].

Рисунок 2.4 - Функциональная схема генератора тактовых импульсов

Рисунок 2.5 - Диаграмма генератора тактовых импульсов

3. Разработка электрической принципиальной схемы

3.1 Основные электрические параметры КМДП ИС

Применение КМДП-инверторов в рассматриваемых ИС определяет их основные электрические параметры. Для всех серий КМДП ИС характерны большие входные сопротивления (порядка 1012 Ом), т. е. входные токи, по сути дела, определяются токами утечек. Поэтому можно считать, что КМДП ИС по входам управляются напряжением. Второй особенностью КМДП ИС является малое потребление тока от источника питания в статическом режиме (без учета тока нагрузки). Это объясняется тем, что в любом из двух состояний один из МДП-транзисторов закрыт.

Рассмотрим подробнее основные электрические параметры.

Входной ток. Различают входные токи (лог. 0) и (лог. 1), возникающие при подаче на вход напряжения 0 и соответственно. Основное влияние на этот ток оказывает диодная схема защиты, используемая на входах ИС. Входной ток КМДП ИС очень мал. Например, максимальное значение входного тока для всех ИС серии 564 не превышает 0,05 мкА при t = +25 °C и 1 мкА при t = +125°C. Как правило, входные токи измеряются при максимальном .

Входное напряжение. Значения входного напряжения выбираются с учетом влияния помех. Гарантированная для КМДП ИС помехоустойчивость составляет 30 % от номинального напряжения источника питания.

Это означает, что логические уровни в КМДП ИС могут быть определены как напряжения, составляющие не менее 70% (лог. 1) и не более 30 % (лог. 0) напряжения источника питания. На рисунке 3.1 показаны области гарантированной помехоустойчивости в диапазоне напряжения питания 3...15 В.

Рисунок 3.1 - Гарантированные значения помехоустойчивости КМДП ИС при изменении напряжения питания

Следует обратить внимание, что им не должно превышать напряжение более чем на 0,2 В (кроме ИС преобразователей уровней и ЛН1, ЛН2) и не должно быть меньше минус 0,2 В, поскольку в противном случае откроются охранные диоды в схеме защиты и ИС выйдет из строя. Не рекомендуется также подавать на вход импульсы синхронизации с большой длительностью фронтов, так как при больших значениях указанных времен наведенная помеха может стать причиной ошибочной работы схемы. Кроме этого, КМДП-инверторы ИС долгое время находятся в усилительном режиме, поэтому возникает значительный сквозной ток, который может перегреть и разрушить структуру.

По этой же причине входы КМДП ИС не должны оставаться не присоединенными. Реальную опасность представляют случаи разъединения печатных плат, находящихся под напряжением питания, когда через разъем сигналы от одной ИС поступают на другую. Здесь следует предусматривать шунтирующие резисторы (к или общей шине).

Требования к входному напряжению необходимо учитывать в релаксационных устройствах с применением конденсаторов, при коммутации которых входные напряжения на ИС могут как превышать , так и принимать отрицательные значения.

Выходное напряжение. Различают выходное напряжение (лог. 0) и выходное напряжение (лог. 1). Измерение этих напряжений осуществляется при токе нагрузки . В КМДП ИС отклонение выходных напряжений и от уровней напряжения 0 и очень небольшое и достигает 10 мВ при t = 25 °C и 50 мВ при t = 125 °C. Это является одним из факторов, повышающих, как было сказано выше, помехоустойчивость ИС.

При нагрузке КМДП ИС номинальным током нагрузки и в условиях помех уровни и изменяются и составляют 0,5...2,8 В от уровней 0 и . Это необходимо учитывать при разработке электронных интегральных устройств, особенно при согласовании ИС разного типа и с электронными схемами на дискретных элементах. Именно эти значения и приведены в таблицах основных параметров КМДП ИС при определенных величинах .

Выходной ток. Выходной ток характеризует нагрузочную способность ИС по постоянному току. Различают выходные токи и . Первый представляет собой ток, входящий в ИС при открытом n-канальном и закрытом p-канальном транзисторе выходного каскада. Второй является током, выходящим из ИС при закрытом n-канальном и открытом p-канальном транзисторе. Для различных типов ИС токи и могут отличаться в десятки раз из-за сильного различия размеров каналов транзисторов выходного каскада. При понижении температуры эти токи увеличиваются, что связано с уменьшением сопротивления канала открытого транзистора приблизительно на 0,3 %/ °C.

Номинальные величины выходных токов зависят от напряжения питания ИС. Это объясняется изменением уровня напряжений на затворах МДП-транзисторов. Например, для ИС 561 ЛА3 = 0,12 мА, =0,22 мА при = 5 В; = 0,25 мА, = 0,55 мА при = 10 В.

При замыкании выходной шины на общую шину (шину питания) ток короткого замыкания будет определяться сопротивлением открытого p(n)-канального транзистора. Значения и для маломощных ИС могут быть приняты равными 1000 и 300 Ом соответственно.

Следует принимать меры защиты выходов КМДП ИС. Надо избегать случайных замыканий выходов буферных элементов с повышенным выходным током на провод питания. Нельзя соединять выходы обычных элементов непосредственно, поскольку произойдет замыкание одного из каналов на источник питания.

Если требуется параллельное соединение входов и выходов элементов, они должны быть из одного корпуса микросхемы. Нельзя применять емкости нагрузки Cн > 5000 пФ для буферных и высоковольтных оконечных элементов, поскольку такой незаряженный конденсатор равноценен перемычке короткого замыкания. Если проектируются релаксационные устройства на КМДП ИС, то в них следует ограничивать токи перезарядки конденсаторов на уровне допустимых выходных токов. С этой целью можно использовать токоограничивающие резисторы.

Связь выходного тока микросхемы с важнейшим параметром цифровых ИС -- нагрузочной способностью (коэффициентом разветвления по выходу) состоит в обеспечении необходимой скорости перезаряда входных емкостей нагрузочных ИС.

Нагрузочная способность КМДП ИС очень высока, поскольку такие ИС нужно возбуждать только для переключения из одного логического состояния в другое, а постоянного протекания тока в их входных цепях обеспечивать нет необходимости. (Напомним, что входные токи КМДП ИС в статическом состоянии составляют доли микроампера.) Фактический коэффициент разветвления по выходу КМДП ИС определяется из необходимого частотного диапазона работы цифровой ИС (или времени переключения) и рассчитывается с учетом суммарной емкости на выходе ИС (сумма входных емкостей, подключаемых ИС, навесных элементов, монтажа и т. д.) и выходного тока нагрузки при заданном напряжении питания. Нагрузочная способность КМДП ИС достигает 1000 (входов, аналогичных ИС) на частотах до нескольких килогерц.

Временные параметры. На рисунке 3.2, а показаны основные временные параметры КМДП ИС, характеризующие задержку распространения сигнала от входа к выходу при включении (), когда действие сигнала на входе приводит к изменению состояния на выходе с 0 на 1, и выключении (), когда действие сигнала на входе приводит к изменению состояния на выходе с 1 на 0. Задержки и в общем случае даже для ИС одного типа оказываются различными, что связано с различием сопротивлений открытых p- и n-канальных транзисторов выходного каскада, приводящим к разным постоянным времени нагрузочных цепей.

Рис. 3.2 Основные временные параметры КМДП ИС:

а -- асинхронных; б -- синхронизированных

Для ИС с памятью или синхронизируемых ИС число временных параметров увеличивается, поскольку на входе ИС оказываются действующими уже два вида сигналов -- управляющие и информационные, для которых оказывается необходимым выполнение определенных временных соотношений

На рисунке 3.2, б показаны основные временные параметры синхронизируемых ИС. В числе новых введен параметр , представляющий собой время опережения установки данного D относительно фронта синхросигнала C. За время данное D должно быть до появления сигнала C предварительно установлено в памяти ИС, а с появлением сигнала C ИС должна перейти в режим хранения этого данного. Кроме того, в число параметров ИС вводятся минимальная длительность синхроимпульсов C и минимальный интервал следования между ними.

К временным параметрам ИС можно также отнести и минимальную длительность импульсов сброса в нуль (для счетчиков, регистров, триггеров и т. д.), записи начального значения и т. д. Количество временных параметров ИС зависит от ее сложности.

Следует отметить, что быстродействие ИС КМДП растет практически пропорционально увеличению напряжения питания. Например, для серии К561 при =15 В типовое значение времени задержки нc на логический элемент достигнуто именно за счет повышения максимально допустимого напряжения питания. Основным фактором, определяющим допустимое напряжение питания, является напряжение пробоя n-кармана, в котором создаются МДП-транзисторы с каналом p-типа, или p-кармана для МДП-транзисторов с каналом n-типа.

Ток потребления. Для КМДП ИС ток потребления образуется из трех составляющих:

, (3.1)

где -- ток утечки обратно смещенных p -- n-переходов;

-- ток перезаряда нагрузочной емкости ;

-- сквозной ток.

Значение характеризует ток потребления в статическом режиме и для одного инвертора обычно не превышает десятков наноампер.

Токи и характерны только для динамического режима и возникают в процессе переключения КМДП-инвертора из одного состояния в другое. Для тока имеем , откуда видно, что ток перезаряда не зависит от параметров транзистора. Сквозной ток образуется в момент переключения, когда оба транзистора в комплементарной паре оказываются некоторое время одновременно открытыми (рисунок 3.3).

Рисунок 3.3 - Возникновение сквозных токов в КМДП-инверторе

Значение зависит от параметров транзисторов и может быть определено только по выходным экспериментально снятым характеристикам транзисторов.

Таким образом, фактически потребляемый ток КМДП ИС зависит от частоты ее переключения и может изменяться в широких пределах. В таблицах основных параметров приведено значение тока потребления в статическом режиме [2].

3.2 Модуль генератора тестов

Генератор тестовых наборов. Счётчики импульсов выполнены на микросхемах (DD1 DD2) К176ИЕ2. Выводы S1, S2, S3, S4 -- предварительной записи числа. Они не задействованы, поэтому соединены с минусом. Вывод 2/10 микросхемы переключает режимы работы счётчика, двоичный или двоично-десятичный. При высоком уровне режим счёта двоичный, при низком потенциале десятичный. Выбираем двоичный режим счета, поэтому вывод 2/10 замыкаем на плюс. Выводы 1, 2, 4, 8, 16 -- информационные. Вывод 10 для десятичного счёта, здесь не используется. Вывод +1 для поступления импульсов положительной полярности. Вывод V служит для разрешения счёта (при высоком уровне разрешено).

Для импульсов обнуления используем микросхемы К176ЛП4 (DD4, DD5), К176ЛП12 (DD7). В первых микросхемах используются два элемента 3ИЛИ-НЕ. Эти элементы подсоединены к выходам счётчиков. Во второй микросхеме используется элементы 4И-НЕ и инвертор. Таким образом, на базе этих трёх микросхем реализуется элемент 10ИЛИ, и когда счётчики обнулятся, то есть всех выводах будут нули, тогда на выходе элемента будет единица.

В качестве буфера используется микросхемы К561ЛН1 (DD8, DD9) с возможностью блокировки выходного сигнала по выводу E. При высоком уровне на этом выводе выходные ключи переводятся в состояние разомкнуто, их сопротивление порядка 10 МОм. Вывод C разрешающий (низкий уровень) сигнал по входу. На микросхеме К561ТМ2 (DD3) сделан RS-триггер.

Схема управления. При подаче питания схема всего тестера должна придти в исходное состояние. Для этого используется конденсатор C2 подключённый между шинами сброса и питания. В момент включения устройства происходит заряд конденсатора и тем самым поступает импульс сброса в цепь сброса. Когда конденсатор зарядится, он уже не будет оказывать влияние на работу схемы. Когда питание будет выключено, то конденсатор разрядится через цепь питания и диод VD3. Индикаторы на выходе схемы должен либо светиться, либо не светиться. Но из-за того, что из всех 1024 импульсов на вход индикаторов импульсы поступают не постоянно, то индикатор будет мигать, а не гореть постоянно. Из-за инерционности человеческого глаза пропадание свечения индикатора не будет заметно. Поэтому нужно применить линию задержки, которая будет оставлять включённым светодиод некоторое время (если количество импульсов совпало), а потом сбрасывать счётчик и повторять цикл заново. Линия задержки выполнена на двух диодах, двух резисторах и одном конденсаторе. Линия задержки одна общая на всю схему, и срабатывает тогда, когда прошло все 1024 импульса. Конденсатор C1 заряжается через резистор R1 и диод VD1. Время зарядки и есть время задержки. После заряда C1 на входе R триггера DD4 появится высокий уровень напряжения, который вызовет появление сигнала сброса. После чего вся схема обнуляется. Конденсатор линии задержки придёт в исходное состояние, разрядившись через резистор R2 и диод VD2. Он должен успеть разрядиться до низкого напряжения за время между импульсами обнуления. Схема пришла в начальное положение и готова заново повторить свой цикл работы.

Примем время задержки равное 1-ой секунде. Зная, что напряжение включения равно половине напряжения питания составим формулу заряда-разряда конденсатора

(3.2)

где - постоянная времени;

t = 1 c - время задержки.

Решая это уравнение находим

Примем C = 68 нФ, тогда

Сопротивление ограничительного резистора R3 примем 1 кОм. Сопротивление диода в открытом состоянии приблизительно равно 500 Ом. Время разряда конденсатора равно

(3.3)

Генератор тактовых импульсов. Генератор выполнен по схеме мультивибратора на логических элементах 2И-НЕ. Вариант простейшего генератора (мультивибратора) показан на рисунке 2.4. Схема имеет два динамических состояния. В первом из них, когда на выходе D3.1 состояние лог. "1" (выход D3.2 лог. "0"), конденсатор С3 заряжается. В процессе заряда напряжение на входе инвертора D3.1 возрастает, и при достижении значения Uпор=0,5Uпит происходит скачкообразный переход во второе динамическое состояние, в котором на выходах D3.1 лог. "0", D3.2 - "1". В этом состоянии происходит перезаряд емкости (разряд) током обратного направления. При достижении напряжения на С3 Uпор происходит возврат схемы в первое динамическое состояние [2].

Рассчитаем максимальную тактовую частоту тестера. Для этого выберем цепь, по которой сигнал будет распространяться дольше всего. Эта цепь формирования сигнала задержки. Она состоит из микросхем К176ИЕ2, К176ЛП4, К176ЛП12, К561ТМ2. Максимальная рабочая частота счётчика 2 МГц. Значит время распространения не более tрас = 1 / 2МГц = 500 нс. Для остальных микросхем время фронта и среза импульса равны по 200 нс. Через микросхему К176ЛП12 (DD7) сигнал проходит два раза. Учитывая, что все микросхемы включаются по фронту импульса и включены последовательно, то время распространения будет равно сумме задержек в каждой из них.

Tрасп = tИЕ2 + tЛП4 + tЛП12 + tЛП12 + tТМ12 = 500 + 200 + 200 + 200 + 200 = 1,3 мкс. (3.4)

Предполагая, что время распространения через объект контроля будет таким же, поэтому чтобы узнать временную задержку через весь тестер умножим это значение на два

Tзадер = 1,3 · 2 = 2,6 мкс. (3.5)

Длительность отрицательного и положительного импульса примем равными. Тогда рабочая частота должна быть не более

. (3.6)

Рассчитаем тактовый генератор. Его период будет равен

. (3.7)

Зададимся значение конденсатора, пусть C = 10 нФ, тогда

Сопротивление резистора выберем в сто раз больше чем , чтобы он не оказывал влияния на работу генератора

. (3.8)

Посчитаем период всех 1024 импульсов

. (3.9)

Это значение намного больше, чем время разряда конденсатора C1 в модуле генератора тестов. Значит, конденсатор успеет разрядиться, и схема будет работать правильно.

3.3 Модуль проверки

Компаратор выходных реакций. Микросхемы К561ЛП2 (DD13, DD14) содержит четыре элемента "исключающее ИЛИ". Четыре триггера расположены в микросхемах К561ТР2 (DD15, DD16). Светодиоды подключены через микросхемы 564ЛА10 (DD21, DD22, DD23), к ним же подключён сигнал «Задержка». Выходные сигналы с контрольного и эталонного объекта поразрядно поступают на элементы «исключающее или» (DD22, DD23). К их выходам подключен вход R RS-триггеров (DD15, DD16). Во время сброса триггеры устанавливаются в исходное состояние по входу S, и на выходе Q высокий уровень. Если хотя бы один импульс не совпадёт на входах «исключающих или», то триггер переключится по входу R. И тогда во время задержки соответствующий конъюнктор (DD21-DD23) не будет открыт, и светодиод не будет светиться.

Верификатор. В схеме используется 6 верификаторов. Тактовые импульсы вместе с импульсами от эталона и разрешающим сигналом от триггера поступают на входной конъюнктор (DD1, DD17). После него через инвертор импульсы поступают на счётчик, либо сразу на триггер. В качестве счётчиков использованы микросхемы К176ИЕ1 (DD3-4, DD18-20). Этот счётчик обнуляется при 64 импульсов. Этого достаточно для всех выводов. Тактовые импульсы поступают на вход C, а сбрасывается счётчик по выводу R.

Конъюнкторы выполнены на микросхеме К176ЛП12 (DD4) или К176ЛИ1 (DD6). Первая содержит два элемента 4И-НЕ и один инвертор. Вторая 9И и один инвертор. В зависимости от номера выхода эталонного объекта схема подключения между счётчиком и конъюнктором разная. Конъюнктор выполнен на разных микросхемах, поэтому если выход прямой, то дополнительный инвертор не нужен. Два D-триггера реализованы на микросхеме К176ТМ1 (DD7-DD9, DD24-DD25). Питание светодиодов выполнено на микросхеме 564ЛА10 (DD11, DD12, DD28). Применение последней микросхемы позволяет непосредственно подключить к ней светодиод. Поэтому трёхвходной конъюнктор выполнен в виде двух двухвходных.

При заданном количестве импульсов на определённых выходах счётчика появятся логические единицы. Эти выводы подключены к конъюнктору. Это значит, что на выходе конъюнктора появится высокое напряжение тогда, когда в счётчик будет записано определённое число. После чего сигнал поступает на вход D-триггера, приводя его во включённое состояние. Причём на инверсном выходе Q появляется ноль, что снимает сигнал сброса R со второго триггера. Включение первого триггера говорит о том, что нужное количество импульсов уже поступило. Второй триггер служит для проверки наличия лишних импульсов. Вход триггера C подключён к самому младшему выходу счётчика. Если поступит хотя бы один лишний импульс, то второй триггер включится и своим прямым выходом Q заблокирует счётчик от дальнейшего счёта. Схема сможет обнулиться только принудительно. Если количество импульсов правильное, то на выходах прямой Q1 и Q2 инверсный будет высокий потенциал. И вместе с сигналом полного цикла они поступают на трёхвходной конъюнктор (DD1 или DD17). С его выхода включена схема индикации и линия задержки. Такая схема импульсов используется на каждый выход эталонного объекта.

3.4 Основной модуль

Этот модуль предназначен для соединения всех других модулей между собой. В этот модуль будут вставляться другие модули. В том числе объект контроля и эталонный объект, а также штекер разъёма питания. Разъёмы XS4, XS4 для входа и выхода объекта контроля. Разъёмы XS3, XS5 для входа и выхода объекта эталона. Питание тестера выбрано +5В (разъём XS9), которое оптимально для всех микросхем.

Заключение

В результате выполнения курсовой работы был разработан тестер. Он позволяет быстро и достоверно проверять контролируемые схемы. Этими схемами могут быть как микросхемы, так и готовые устройства. Тестер может быть легко переделан под другой тестовый набор сигналов. Устройство состоит из съёмных модулей, что облегчает его ремонт. Тестер содержит кнопки управления и световые индикаторы. Были изучены учебные и справочные пособия. Разработка схемы помогла лучше понять принцип работы цифровых устройств.

Литература

1. Пухальский Г.И., Новосельцева Т.Я. Цифровые устройства: Учебное пособие для вузов. - Спб.: Политехника, 1996. - 885 с.: ил.

2. Цифровые интегральные микросхемы: Справ./М. И. Богданович, И. Н. Грель, В. А. Прохоренко, В. В. Шалимо. - Мн.: Беларусь, 1991.-493 с.: ил.

Размещено на Allbest.ru


Подобные документы

  • Разработка структурной схемы устройства. Анализ исходных данных. Микросхема тактового генератора. Использование асинхронного RS-триггера в качестве блока управления. Схема сравнения одноименных сигналов с выходов устройства контроля и эталонного объекта.

    курсовая работа [1,5 M], добавлен 02.01.2016

  • Разработка структурной, функциональной, принципиальной схемы тестера для проверки пультов дистанционного управления RC-5. Описание элементной базы: микроконтроллер AT90S2313, приемник ILMS5360, индикатор CA56-12SRD. Временные диаграммы работы устройства.

    курсовая работа [350,4 K], добавлен 21.04.2011

  • Синтез комбинационных схем. Построение логической схемы комбинационного типа с заданным функциональным назначением в среде MAX+Plus II, моделирование ее работы с помощью эмулятора работы логических схем. Минимизация логических функций методом Квайна.

    лабораторная работа [341,9 K], добавлен 23.11.2014

  • Минимизация логических функций метом карт Карно и Квайна, их реализация на релейно-контактных и логических элементах. Синтез комбинационных схем с несколькими выходами; временная диаграмма, представляющая функцию; разработка схемы преобразователя кода.

    контрольная работа [1,9 M], добавлен 08.01.2011

  • Проектирование операционного устройства, реализующего получение операнда и результата. Алгебраическое вычитание для чисел с фиксированной точкой в простых дополнительных кодах. Канонический метод синтеза автоматом комбинационных схем с жесткой логикой.

    курсовая работа [1,7 M], добавлен 08.06.2011

  • Разработка структурной и функциональной схем устройства преобразования аналоговых сигналов на микропроцессоре PIC. Входное буферное устройство, аналого-цифровой преобразователь. Устройство цифровой обработки сигнала, широтно-импульсный модулятор.

    контрольная работа [612,9 K], добавлен 11.04.2014

  • Математические модели и тестер для измерения параметров радиоэлектронных элементов. Решение задачи по повышению точности моделирования путём использования прямых методов применения Y-матрицы транзистора. Недостатки применяемых измерительных приборов.

    дипломная работа [129,6 K], добавлен 03.03.2009

  • Назначение и принцип работы логического тестера, его строение. Выделение производственно-технологических требований к изготовлению аппаратуры. Анализ элементной базы оригинальных деталей устройства, конструкторская и технологическая схемы его сборки.

    курсовая работа [152,6 K], добавлен 10.01.2011

  • Принципы построения схем трансформаторных импульсных декодеров логических сигналов. Описание модели в файле SCHEMATIC.net. Моделирование увеличения прямого сопротивления, обратного тока и напряжения открытия диода D1. Виды временных диаграмм работы схем.

    лабораторная работа [220,2 K], добавлен 28.05.2012

  • Разработка микропроцессорной системы управления объектом, который задан видом и количеством данных поступающих с объекта, потребным ресурсом для обработки данных, видом и количеством управляющих сигналов. Алгоритм передачи через последовательный порт.

    курсовая работа [978,9 K], добавлен 31.05.2019

Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д.
PPT, PPTX и PDF-файлы представлены только в архивах.
Рекомендуем скачать работу.