Ключевая схема в цифровой электронике

Размещено на http://www.allbest.ru/

Контрольная работа

по дисциплине «Аналоговая и цифровая схемотехника»

Минск 2015



Содержание

1. Ключевые схемы на биполярных транзисторах и интегральных микросхемах, основные характеристики

2. Асинхронные счётчики импульсов

2.1 Суммирующие асинхронные счётчики

2.2 Вычитающие асинхронные счётчики

2.3 Реверсивные счётчики

2.4 Асинхронные счётчики с произвольным коэффициентом пересчёта

3. Синхронные счётчики

Литература



1. Ключевые схемы на биполярных транзисторах и интегральных микросхемах, основные характеристики

В цифровой электронике ключевая схема предназначена для коммутации (переключения) тока в нагрузке или создания двух резко отличающихся уровней напряжения на нагрузке, соответствующих логическому нулю и логической единице. Основным элементом аналоговых микросхем являются транзисторы (биполярные или полевые). Разница в технологии изготовления транзисторов существенно влияет на характеристики микросхем. Поэтому нередко в описании микросхемы указывают технологию изготовления, чтобы подчеркнуть тем самым общую характеристику свойств и возможностей микросхемы. В современных технологиях объединяют технологии биполярных и полевых транзисторов, чтобы добиться улучшения характеристик микросхем.

Микросхемы на униполярных (полевых) транзисторах -- самые экономичные (по потреблению тока):

· МОП-логика (металл-оксид-полупроводник логика) -- микросхемы формируются из полевых транзисторов n-МОП или p-МОП типа;

· КМОП-логика (комплементарная МОП-логика) -- каждый логический элемент микросхемы состоит из пары взаимодополняющих (комплементарных) полевых транзисторов (n-МОП и p-МОП). Существует также смешанная технология BiCMOS.

Микросхемы на биполярных транзисторах:

· РТЛ -- резисторно-транзисторная логика (устаревшая, заменена на ТТЛ);

· ДТЛ -- диодно-транзисторная логика (устаревшая, заменена на ТТЛ);

· ТТЛ -- транзисторно-транзисторная логика -- микросхемы сделаны из биполярных транзисторов с многоэмиттерными транзисторами на входе;

· ТТЛШ -- транзисторно-транзисторная логика с диодами Шоттки -- усовершенствованная ТТЛ, в которой используются биполярные транзисторы с эффектом Шоттки;

· ЭСЛ -- эмиттерно-связанная логика -- на биполярных транзисторах, режим работы которых подобран так, чтобы они не входили в режим насыщения, -- что существенно повышает быстродействие;

· ИИЛ -- интегрально-инжекционная логика.

КМОП и ТТЛ (ТТЛШ) технологии являются наиболее распространёнными логиками микросхем. Где необходимо экономить потребление тока, применяют КМОП-технологию, где важнее скорость и не требуется экономия потребляемой мощности применяют ТТЛ-технологию.

Слабым местом КМОП-микросхем является уязвимость к статическому электричеству -- достаточно коснуться рукой вывода микросхемы и её целостность уже не гарантируется. С развитием технологий ТТЛ и КМОП микросхемы по параметрам сближаются и, как следствие, например, серия микросхем 1564 сделана по технологии КМОП, а функциональность и размещение в корпусе как у ТТЛ технологии.

Микросхемы, изготовленные по ЭСЛ-технологии, являются самыми быстрыми, но и наиболее энергопотребляющими, и применялись при производстве вычислительной техники в тех случаях, когда важнейшим параметром была скорость вычисления. В СССР самые производительные ЭВМ типа ЕС106х изготавливались на ЭСЛ-микросхемах. Сейчас эта технология используется редко.

Ключевая схема на биполярном транзисторе

В интегральных микросхемах, выполненных на биполярных транзисторах роль ключа выполняет транзистор, включенный по схеме с общим эмиттером (рис. 1).



Рис.1. Ключевая схема на биполярном транзисторе: а - принципиальная схема; б - вольт/амперная характеристика (ВАХ) ключа

Управление состоянием ключа осуществляется сигналом Uвх. При Uвх = 0 соответственно Iб = 0 и состояние схемы определяется точкой B на ВАХ ключа. Транзистор находится в состоянии отсечки, что эквивалентно разомкнутому ключу, а выходное напряжение Uвых равно Uкэ отс, т. е. несколько меньше, чем Eк. Ток через транзистор Iко в этом случае пренебрежительно мал.

При Uвх, достаточном для создания базового тока Iб нас, переводящего транзистор в режим насыщения, состояние схемы определяется точкой А на ВАХ, что равносильно замкнутому ключу. Выходное напряжение равно Uкэ нас, т.е. несколько выше нулевого уровня, а ток через транзистор Iк нас максимален и равен

.

Оценим энергетические затраты в ключевой схеме:

1. В режиме отсечки мощность, выделяемая на транзисторе и вызывающая его нагревание, определяется выражением

Pотс = Iко Ч Uкэ отс.

Вследствие крайней малости Iко, мощность Pотс значительно меньше допустимой величины.

2. В режиме насыщения мощность Pнас = Iк нас Ч Uкэ нас. Так как Uкэ нас мало, Pнас также находится в допустимых пределах.

3. Более подробно рассмотрим процесс переключения - процесс перехода ключа из одного состояния в другое.

Так как переключение транзистора происходит не мгновенно, а в течение времени t ф, ток iк(t) и напряжение Uкэ(t) достигают относительно высоких величин. На переключение транзистора затрачивается энергия

Допустив, что ток iк(t) за время переключения изменяется по линейному закону, т.е. iк(t)=Iнас Ч t/t ф, и, считая, что Rк, Eк известны, получим

.

Тогда с учетом

Если транзистор ключа переключается с частотой f, то мощность, выделяемая на нем, будет равна



,

где - период переключения.

В этом случае, в зависимости от частоты переключения и режимов работы ключа, Pперекл. может достигать значительных величин. Идеализированная временная диаграмма работы ключа приведена на рис.2. Анализ временной диаграммы работы ключевой схемы (рис.1) показывает, что для статистического режима если Uвх - низкий потенциал, то Uвых - высокий, и наоборот. Следовательно, простейшая ключевая схема на транзисторе с нагрузкой в цепи коллектора, с которого снимается выходное напряжение, является инвертором, реализующим функцию НЕ как в положительной, так и в отрицательной логике.

Рис. 2. Идеализированная временная диаграмма работы ключа

Переключатель тока (эмиттерно-связанная логика, ЭСЛ)

Переключателем тока называют симметричную схему, в которой заданный ток I0 протекает через ту или иную ее ветвь в зависимости от потенциала Uвх на одном из входов. На втором входе поддерживается некоторое неизменное опорное напряжение Uоп.



Рис. 3. Переключатель тока: а - электрическая схема;

б - временная диаграмма его работы

Опорное напряжение Uоп равно промежуточному значению между напряжениями высокого (В) и низкого (Н) уровней выходного напряжения. Так как эмиттеры транзисторов соединены между собой, то падение напряжения Uэ прикладывается одновременно к базам Т1 и Т2.

Если на вход переключателя подан высокий уровень (В) т. е. Uвх = Uоп + d , то транзистор Т1 будет открытым, так как на его базе будет прямое напряжение Ud э1 = Uвх - Uэ > 0, а Т2 закрыт (Ud э2 = Uоп - Uэ < 0). Каждая из ветвей переключателя представляет собой инвертор, поэтому на выходе Uвых1 будет низкий потенциал, на выходе Uвых2 - высокий.

Если на вход подан низкий уровень (Н), т. е. Uвх = Uоп - d , то откроется Т2, а Т1 закроется. Обычно величины п d п = 0,1 … 0,5 В достаточно для перевода схемы из одного состояния в другое, сохраняя активный режим открытого транзистора.

Таким образом, особенность переключателей тока состоит в использовании ненасыщенного режима работы транзисторов, что обеспечивает их повышенное быстродействие и по той же причине повышенные энергетические затраты в статическом режиме. Переходные процессы в ключевых схемах

В реальных ключевых схемах изменение состояния транзисторов под действием ступенчатого входного напряжения происходит в течение некоторого времени, зависящего от целого ряда факторов: типа транзистора ключа, режимов его работы, характера нагрузки и т.д. При этом изменения выходных токов ключа при отпирании и запирании транзистора отличаются от линейного закона, а форма выходного напряжения значительно отличается от формы входного.

Переходные процессы биполярного ключа

Процесс переключения биполярного транзистора определяется двумя факторами: процессами накопления и рассасывания неосновных носителей в базе, формирующих ток коллектора ik , и наличием емкостей эмиттерного и коллекторного переходов Cэ и Cк , которые перезаряжаются при переключениях. Если входное напряжение Uвх равно нулю, то транзистор закрыт и ток коллектора ik равен неуправляемому току Iк0 (рис. 4).

При подаче входного напряжения ступенчатой формы появляется базовый ток Iб такой же формы. Если величина Iб достаточна для ввода транзистора в насыщение, то возрастающий ток коллектора будет стремиться к уровню b Iб , где b - коэффициент усиления тока транзистора. Нелинейный характер нарастания ik определяется наличием емкостей переходов база-эмиттер (Cэ ) и база-коллектор (Cк). Максимальное значение ik ограничено сопротивлением Rk и не может превысить величины

Рис.4. Переходные процессы в ключе на биполярном транзисторе

Значение коллекторного тока, в тоже время, определяется количеством неосновных носителей в базе, поэтому, когда ток ik достигнет величины Ikнас, его рост прекратится, но рост числа носителей заряда в базе будет расти до величины соответствующей току Iб. Таким образом, в базе транзистора накапливается избыточный заряд неосновных носителей, не участвующих в создании коллекторного тока.

Как видно из диаграммы, процесс открывания транзистора занимает некоторый интервал времени tвкл. Уменьшение этого времени на практике достигают повышением в 1,5 - 3 раза базового тока, по отношению к току, достаточному для введения транзистор в насыщение.

Однако увеличение базового тока в этом случае приводит к увеличению избыточного заряда неосновных носителей в базе, которые после снятия входного сигнала (отключения тока Iб) продолжают поддерживать некоторое время tрколлекторный ток неизменным. Отрезок времени tр называют временем рассасывания неосновных носителей из базы. Только после удаления избыточного заряда из базы начинается процесс уменьшения коллекторного тока до уровня Iк0.В быстродействующих ключевых схемах принимают меры для уменьшения tр, и соответственно, tвыкл, в целом.

Процесс рассасывания можно устранить, если транзистору сразу же после отирания создать режим, когда бы он находился на границе между состоянием насыщения и активным режимом работы. Этого можно достичь шунтированием перехода коллектор-база транзистора диодом Шоттки (рис. 5).

Рис.5 Ключевая схема на транзисторе Шоттки



Когда транзистор закрыт или работает в активном режиме, потенциал коллектора выше потенциала базы и, следовательно, диод закрыт и не влияет на работу ключа. В режиме насыщения, когда транзистор полностью открыт, потенциал его коллектора оказывается ниже потенциала базы, что приводит к открыванию диода, на котором устанавливается напряжение менее 0,5 В, т. е. меньше напряжения, открывающего переход база-коллектор. Транзистор тем самым окажется на грани насыщения, так как диод зашунтирует через себя ту часть тока базы, которая создала бы избыточный заряд.

В интегральном исполнении диод Шоттки представляет собой контакт металла с коллекторной областью транзистора и составляет единую структуру, называемую транзистором Шоттки. Особенностью диода Шоттки является низкое прямое падение на нем напряжения порядка 0,4 В.

Счётчики импульсов

Счётчиком называется устройство, предназначенное для счёта входных импульсов и фиксации их числа в двоичном коде. По принципу действия счётчики делятся на суммирующие, вычитающие и реверсивные. По быстродействию счётчики делятся на асинхронные, счётчики с переносом и синхронные. К основным характеристикам счётчиков относятся модуль счёта (коэффициент пересчёта Ксч) и быстродействие. Модуль счёта Ксч характеризует число устойчивых состояний счётчика, т.е. предельное число импульсов, которое может быть сосчитано счётчиком. Счётчики могут строиться на двухступенчатых D-триггерах, T-триггерах и JK-триггерах. Счётчики обозначают через СТ (от англ. counter). Основой для построения счётчиков является счётный триггер или T-триггер. Он представляет собой простейший одноразрядный счётчик (счётчик по модулю 2).



2. Асинхронные счётчики импульсов

Асинхронный счётчик импульсов представляет собой последовательно

соединенные триггеры Т-типа, при этом срабатывание каждого последующего триггера осуществляется по фронту импульса, формируемого предыдущим триггером. Такие счётчики импульсов характеризуются низким быстродействием tз = n · ѓСсраб, где n - количество разрядов счётчика, а ѓСсраб - время срабатывания одного триггера. В таких счётчиках могут возникать кратковременные ложные комбинации (коды) во время последовательного срабатывания триггеров, которые могут вызывать ложное срабатывание последующих цифровых устройств.

2.1 Суммирующие асинхронные счётчики

На рисунке 1 показаны суммирующие асинхронные счётчики с коэффициентом пересчёта Ксч = 2n = 23 = 8, где n - число триггеров счётчика (разрядность) и их временные диаграммы.

Из временных диаграмм видно, что счётный триггер делит частоту на 2, биполярный транзистор микросхема счетчик

поэтому счётные триггеры и счётчики импульсов могут использоваться как делители частоты.

Рис.1.Суммирующие асинхронные счётчики импульсов



2.2 Вычитающие асинхронные счётчики

Вычитающие счётчики осуществляют вычитание единицы (декремент) при каждом тактовом импульсе T . В счётчиках на Т-триггерах направление счёта зависит от типа используемого выхода, подключаемого к тактовому входу последующего триггера, и от типа входа тактирования. Следовательно, направление счёта может быть изменено посредством изменения видов межразрядных связей. На этом принципе реализованы реверсивные счётчики.

2.3 Реверсивные счётчики

Рис. 2. Асинхронный реверсивный счетчик (слева) и его УГО (справа)

Такой счётчик является комбинацией двух предыдущих и позволяет осуществлять как суммирование, так и вычитание импульсов, что осуществляется посредством включения в состав каждой разрядной схемы счётчика мультиплексора (рис.2).

Сигнал на входе V определяет вид межразрядной связи, а следовательно,и тип получаемого счётчика. Если на вход ±1 подать логический 0, то подключается первый канал мультиплексора и прямые входы предыдущих триггеров подключаются к тактовому входу последующих триггеров - суммирующий режим работы. При подаче на ±1 логической 1 инвертирующие выходы предыдущих триггеров подключаются к тактовым входам последующих - вычитающий режим работы.

На рисунке 4, „q с помощью RS-триггера определяется режим работы (суммирование или вычитание), а мультиплексор (схема И-ИЛИ) объединяет оба канала тактовых импульсов в один.

2.4 Асинхронные счётчики с произвольным коэффициентом пересчёта

Вышерассмотренные счётчики импульсов могут иметь коэффициент пересчёта только Ксч = 2n, где n - количество триггеров.

В асинхронных счётчиках произвольный коэффициент пересчёта обеспечивается с помощью принудительной установки через асинхронные входы триггеров (R или S). Могут использоваться три способа принудительной установки: принудительный насчет, принудительная начальная установка и принудительный сброс в ноль при достижении требуемого состояния счётчика.

В счётчиках с принудительным насчётом исключение избыточных состояний двоичного счётчика достигается путем принудительной установки отдельных его разрядов в состояние 1 в процессе его счёта. Принудительный насчёт осуществляется введением обратных связей со старших разрядов двоичного счётчика в младшие, благодаря чему соответствующие младшие разряды вне очереди переключаются в состояние 1.

Способ реализации покажем на примере структурной схемы счетчика с

Рис. 5. Структурная схема асинхронного счетчика с принудительным насчетом

До записи 1 в четвёртый разряд, т.е. до прихода восьмого счётного импульса, счётчик работает в обычном режиме. С приходом восьмого счётного импульса 1 записывается в триггер Т4 с осуществлением обратной связи на запись 1 во вторую и третью ячейки. Таким образом, после восьмого счётного импульса вследствие принудительного насчёта в счётчик записывается число 8 + 6 = 14. Девятый счётный импульс устанавливает 1 в Т1 , а 10-й возвращает счётчик в исходное нулевое состояние.

Счётчики с принудительной начальной установкой в общем случае можно отнести к счётчикам с принудительным надсчётом, у которых насчёт осуществляется не в процессе счёта, а посредством внешней установки счётчика в исходное состояние, соответствующее числу запрещенных состояний.

Наиболее широко используются счётчики с принудительным сбросом. Принцип его работы показан на рисунке 6.

Рис.6. Счетчик с принудительным сбросом

Выбор количества триггеров (разрядов) n осуществляется из условия 2n-1 < „Kсч < 2n. Определитель кода (ОК) должен определять соответствующий „Kсч

При этом сч?тчик будет нормально считать в диапазоне от 0 до „K.сч-1, а состояние сч?тчика „Kсч будет сбрасывать его в ноль, так как на вход сброса R счетчика будет подан активный сигнал.

Недостатком счётчика является появление короткого ложного импульса на его входе, который может вызвать ложное срабатывание последующих цифровых устройств.

Счётчики с переносом

Счётчики с переносом обладают большим быстродействием по сравнению с асинхронными счётчиками, потому что в них счётные триггеры срабатывают не последовательно, а практически одновременно, благодаря формированию переноса. В счётчиках с переносом тактовые импульсы поступают через цифровые ключи практически одновременно на все счётные триггеры, а управление ключами осуществляется с помощью схемы переноса (СП). На рисунке 7 показана структурная схема такого счетчика.

Рис. 7. Схема счетчика с переносом

На СП подаются выходные сигналы всех предыдущих триггеров и, в зависимости от их состояния, определяется - разрешать срабатывание последующих триггеров или нет. Анализ двоичных кодов от 0000 до 1111 показывает, что изменение значения следующего разряда происходит в том случае, если на всех предыдущих разрядах присутствуют единицы. Благодаря этому свойству СП выполняются в виде схемы И. При этом, когда появляется единица на выходе предыдущего триггера, открывается цифровой ключ на входе последующего триггера. В результате при приходе тактового импульса этот триггер срабатывает и изменяет своё состояние на противоположное. В счётчиках с переносом, реализуемым по рассмотренной схеме, могут использоваться счётные триггеры, работающие только по заднему фронту.

Такие счётчики делятся на 2 типа: с параллельным и последовательным переносом.

Счётчик с параллельным переносом

В сч?тчиках c параллельным переносом (рис. 8) в качестве СП используются для n-ого разряда сч?тчика (n-1)-входовые схемы И, формирующие сигнал переноса в соответствии с логической функцией: yn = Q1Q2...Qn-1.Часто в такой схеме СП и цифровой ключ объединяются в одну схему И, имеющую n-входов для n-ого разряда.

В схеме с параллельным переносом осуществляется быстрое формирование переноса для всех разрядов сч?тчика, однако при большом числе разрядов сч?тчик с параллельным переносом становится громоздким.

Рис. 8. Четырехразрядный счетчик с параллельным переносом

Счётчик с последовательным переносом

В счетчиках с последовательным переносом (рис.9) формирование переноса осуществляется с помощью последовательно соедин?нных схем 2И, формирующих сигнал переноса в соответствии с логической функцией: yn = [((Q1Q2)Q3)...Qn-1]. Эта схема имеет несколько большее время формирования переноса, однако на работу сч?тчика никакого влияния не оказывает. Иногда эта схема упрощается за сч?т объединения схем переноса и цифрового ключа в соответствии с формулой: Yn = [((TQ1)Q2)...Qn-1].

Рис. 9. Четырехразрядный счетчик с последовательным переносом

Счётчики с комбинированным переносом

Идея построения счётчиков с комбинированным переносом (рис. 10) состоит в разбиении разрядных схем счётчика на группы, внутри которых осуществляют либо последовательный, либо параллельный перенос. Формирование сигнала переноса между группами выполняется элементами И лишь в случае, когда триггеры всех входящих в данную группу разрядных схем установлены в единичное состояние, т.е. по параллельному принципу.

Рис. 10. Счетчик с комбинированным переносом

Счётчики с произвольным коэффициентом пересчёта

Вышерассмотренные схемы счётчиков с переносом позволяют реализовать коэффициент пересчёта, равный 2n. В таких счётчиках возможно получение другого коэффициента пересч?та с помощью введения дополнительных элементов в схемах формирования переноса. В отличие от схем асинхронных счётчиков с произвольным коэффициентом пересчёта схемы со сквозным переносом более надёжны в работе и не допускают ложных коротких импульсов. В качестве основы для построения счётчиков с произвольным коэффициентом пересчёта служит схема счётчика с полным параллельным переносом.

Порядок разработки счётчика с произвольным коэффициент пересчёта „Kсч.

1. Выбирается n счётных триггеров (разрядов) счётчика из условия

2n-1 < Ксч < 2n.

2. В схему счётчика с параллельным переносом добавляется дешифратор

(определитель) выходного кода счётчика, равного („Kсч-1). Он реализуется на основе n-разрядной схемы И (рис. 11, „p). Можно уменьшить количество входов в схеме И, если подавать на неe только разряды, в коде которых („Kсч-1) присутствует единица (рис. 11, „q).



Рис. 11. Функциональная схема дешифратора (определителя) выходного кода счетчика

3. Записывается значение тр?х кодов: „Kсч-1, „Kсч и 0. Далее анализируются действия, необходимые, чтобы перевести счётчик из состояния („Kсч-1) в состояние 0, а не в состояние „Kсч. При этом возможно 3 варианта для любого разряда счётчика: оставить формирование переноса без изменений, запретить срабатывание разряда или сброс разряда в ноль.

Например, для „Kсч = 6 имеем:

„Kсч-1 1 0 1

„Kсч 1 1 0

0 0 0 0

Действие: сброс запрет без изм.

4. Для первого варианта сохраняется формирование переноса без изменений. Для запрета на схему переноса требуемого разряда дополнительно заводят инверсный сигнал дешифратора кода. Для реализации сброса к требуемому разряду организуют дополнительный канал для прохождения тактового им-пульса, управляемый от дешифратора. На рисунке 12 показана реализация счетчика с „Kсч = 6.



3. Синхронные счётчики

Синхронные счётчики являются самыми быстродействующими, так как тактовые импульсы в них подаются непосредственно на тактовые входы триггеров счётчика. Они реализуются на основе параллельного регистра и дешифратора (рис. 13, „p).

Рис.13. ДШ - дешифратор. Реверсивный синхронный счетчик („p) и дешифратор („q)

В качестве дешифраторов можно использовать сумматор (рис.13, б), в котором осуществляется прибавление к выходному входу регистра единицы. Легко организовать реверсивный синхронный счётчик, вычитая на сумматоре единицу из кода регистра. При подаче на вход инвертора логической единицы на входы Y подаются все нули, а прибавление единицы осуществляется за счет входа переноса P, на который подается логическая единица. При подаче на инвертор логического нуля на входы Y подаются единицы, а на вход P - ноль.



Литература

1.Бубнов, А. В. Аналоговая и цифровая схемотехника: учеб. пособие / А. В.Бубнов, К. Н. Гвозденко, М. В. Гокова. - Омск: Изд-во ОмГТУ, 2010. - 80 с.

2. Букреев И.Н., Горячев В.И., Мансуров Б.М. Микроэлектронные схемы цифровых устройств. М.: Радио и связь, 2000. - 416 с.

3.Новиков Ю.В. Основы цифровой схемотехники. Базовые элементы и схемы. Методы проектирования. М.: Мир, 2001. - 379 с.

4.Цифровые устройства. Лабораторный практикум: учеб. -метод. пособие / Р.Г. Ходасевич [и др.]. - Минск: БГУИР, 2010. - 112 с

Размещено на Allbest.ru