Устройство сбора данных

Размещено на http://www.allbest.ru/

Устройство сбора данных

Задание

устройство сбор управляющий логика

Спроектировать устройство сбора данных (УСД). Имеется F аналоговых информационных каналов. Необходимо, последовательно опрашивая их, получаемые из каналов аналоговые величины с помощью АЦП преобразовывать в цифровую форму (в двоичные слова стандартной длины 1 байт - 8 бит) и помещать в последовательные ячейки некоторой области основной памяти ОЗУ, начиная с ячейки, имеющей адрес G.

Цифровая процессорная система, фрагментом которой является проектируемое УСД, в своём составе имеет ОЗУ ёмкостью Q с форматом адресного слова два байта в зависимости от Q.

Синхронизация работы процессорного устройства осуществляется от генератора тактовых импульсов (ГТИ). Частота синхроимпульсов f=500 кГц.

Требуется:

1. Разработать систему формирования адресов ячеек ОЗУ и номеров опрашиваемых каналов.

2. Реализовать УСД в виде процессорного устройства, построенного на принципах схемной логики, и привести его функционально-логическую схему.

3. Синтезировать схему управляющего устройства.

4. Составить полную электрическую схему УСД.

Исходные данные.

Количество опрашиваемых каналов F₁₀=13

Ёмкость памяти Q=8192 х 8

Начальный адрес ячейки памяти G₁₆=01АЕ

Двухразрядные коды состояния УУ: a₀=00; a₁=11; a₂=10; a₃=01

Порядок опроса каналов: 1,3,4,8,2,11,9,7,10,14,12,5,13

1. Структурная схема и состав УСД

Рисунок 1

В состав УСД входят:

Мультиплексор (MS): имеет F аналоговых входов и m управляющих (адресных) входов. При подаче на адресный вход двоичного числа - адреса - происходит подключение одного из аналоговых каналов, имеющих данный адрес, к выходу MS. Число опрашиваемых анаолговых каналов связано с числом адресных входов k=2^m.

АЦП: имеет один аналоговый вход и восемь выходов, по которым в двоичном параллельном коде выдаётся число, соответствующее уровню поданного на вход АЦП отсчёта аналогового сигнала. Перед началом работы АЦП на него должен быть подан сигнал запуска.

АЦП выполняет преобразования за несколько тактов. После окончания преобразования АЦП выдаёт сигнал ОК (окончание преобразования) на устройство управления. Сигнал ОК - флаг (обозначается как Т_фл), должен быть зафиксирован с помощью триггера до момента окончания записи данных опрашиваемого канала в ячейку памяти ОЗУ.

MS и АЦП берутся как стандартные схемы с соответствующими характеристиками.

Устройство управления на некоторых тактовых интервалах с учётом осведомительных сигналов, поступающих от других устройств (такие сигналы будем обозначать X_i), формирует управляющие сигналы Y_n, кторые обеспечивают запуск других устройств и согласовааную их работу.

2. Разработка блока выработки адреса ЗУ

Требуется синтезировать устройство, которое могло бы, начиная с определённого начального адреса, производить формирование последующих адресов, отличающихся друг от друга на единицу. Длина адресного слова определяется ёмкостью памяти.

Ёмкость памяти Q = 8192 = 2¹³

Начальный адрес ячейки памяти G₁₆ = 01АЕ = 0000 0001 1010 1110

Следовательно длина адресного слова равна 13, и блок будет содержать четыре четырёхразрядных суммирующих двоичных счётчика с предустановкой.

Рисунок 2

3. Разработка блока выработки адресов каналов коммутатора

Проектирование блока производится с использованием четырёхразрядного двоичного счётчика, последовательно генерирующего двоичные адресные числа от 0 до 11 с перекодированием данной последовательности с помощью дешифратора (DC) и шифратора (CD). После опроса всех каналов, когда с выхода счётчика поступила последовательность 1011₂ = 11₁₀, срабатывает схема прерывания счёта и формируется сигнал сброса счётчика в ноль.

Порядок опроса каналов: 2, 1, 3, 6, 5, 4, 0, 9, 11, 7, 8, 10

Рисунок 3

4. Синтез управляющего устройства

Общая структурная схема УУ и принцип его работы.

Рисунок 4

УСД состоит из двух основных узлов: операционного узла (ОУ) и узла управления (УУ) (рис. 4). ОУ - эо устройство, в котором непосредственно выполняются операции, реализуемые процессором.

На вход ОУ поступают данные с выхода АЦП, представленные в виде параллельного двоичного кода, а преобразования, осуществляемые в ОУ, состоят в приёме этих данных из того или иного аналогового канала и пересылки их в требуемые ячейки операционной памяти.

УУ в определённой последовательности формирует управляющие сигналы y₁, y₂,… и с их помощью координирует работу элементов схемы ОУ, обеспечивая в нём требуемую обработку информации. Под действием каждого из сигналов в элементе ОУ производятся некоторые элементарные действия, называемые микрооперациями. К числу таких дейтвий относятся разрешение записи данных в память, приведение в исходное состояние счётчика и т.п.

УУ работает под действием команд - двоичных кодов, подаваемых на входы Z₁, Z₂,… На входы X₁, X₂,… УУ поступают осведомительные сигналы, иначе называемые условиями или признаками, которые формируют ОУ и влияют на последующие этапы преобразования операндов в зависимости от результатов, полученных в ОУ при выполнении предыдущей микрокоманды.

Описание работы УСД:

1. Начало цикла сбора данных. В счётчиках СТ2₁ блока выработки адресов ячеек памяти производится запись адреса первой ячейки области памяти ЗУ, отведённой для хранения данных. Сигнал Y2 - разрешение записи начального адреса G в СТ2₁.

2. Счётчик СТ2₂ блока выработки номера канала сбрасывается в ноль. Сигнал Y1 - сброс СТ2₂ в ноль.

3. Произодится сброс в ноль триггера Т_фл (гашение флага). Сигнал Y3 - сброс Т_фл в состояние «0».

4. Адрес аналогового канала из СТ2₂ выдаётся на адресные входы коммутатора. Коммутатор подключает первый опрашиваемый канал к входу АЦП. Сигнал Y4 - разрешение передачи адреса аналогового канала на коммутатор.

5. Производится запуск АЦП, и в нём начинается процесс аналого-цифрового преобразования. Сигнал Y5 - запуск АЦП.

6. Проверяется содержимое триггера. Пока триггер находится в состоянии «0», устройство пребывает в режиме ожидания окончания преобразования в АЦП. По окончании преобразования АЦП вырабатывает сигнал ОК, устанавливая триггер в состояние «1». С установлением триггера в состояние «1», при наличии разрешающего сигнала, осуществляется запись данных с выхода АЦП в требуемую ячейку памяти. Сигнал Y6 - разрешение записи данных из АЦП в ЗУ.

7. В СТ2₁ подготавливается адрес следующей ячейки ЗУ путём прибавления единицы к содержимому счётчика (к адресу предыдущей ячейки). Сигнал Y7 - приращение содержимого счётчика на единицу.

8. В СТ2₂ формируется адрес следующего аналогового канала путём прибавления единицы к содержимому счётчика. Сигнал Y8 - приращение содержимого счётчика СТ2₂ на единицу.

9. Проверяется содержимое счётчика СТ2₂. Если содержимое счётчика 0, то операции 3 - 8 повторяются. В противном случае происходит завершение цикла сбора данных.

В процессе выполнения цикла сбора данных в ЗУ вырабатывается осведомительные сигналы (признаки): сигнал Х1 = 1 - сигнал ОК и сигнал Х2 = 1 - завершение цикла сбора данных.

Блок-схема алгоритма функционирования ЦУ в микрооперациях и микрокомандах

Рисунок 5

Анализ алгоритма показывает, что микрооперации у1, у2; а также у3, у4, у5 и у6, у7, у8 не зависят друг от друга и могут выполняться одновременно в одном такте. Таким образом, эти микрооперации в группах могут быть объединены в микрокоманды. На основании этого можно составить блок схему алгоритма в микрокомандах (рис. 6).

Рисунок 6

Произведём разметку блок-схемы. Начало и конец блок-схемы обозначим а0, что соответствует исходному состоянию управляющего автомата (УУ). Вход каждого блока, следующего за операторными блоками, которые имеют прямоугольную форму, помечаем символами а1, а2, а3, соответствующими последующим состояниям УУ.

Построение графа функционирования УСД.

На основе произведённой выше разметки блок-схемы алгоритма построим граф функционирования УСД.

Рисунок 7

Каждому из состояний а0, а1, а2, а3 управляющего автомата соответствует узел графа. Дугами графа изображены переходы автомата из одного состояния в другое. Возле каждой дуги указано условие (если оно есть) перехода Х и выполняемая на данном тактовом интервале микрокоманда Y.

Переходы синхронного автомата из одного состояния в другое происходят в тактовый момент времени под действием синхроимпульсов, если условия перехода отсутствуют или эти условия выполняются. Если же условия не выполняются, то УУ работает в режиме ожидания. При поступлении осведомительного сигнала на тактовом интервале переход в новое состояние осуществляется при приходе следующего тактового импульса.

Этап структурного синтеза.

Управляющее устройство состоит из комбинированного цифрового устройства (КЦУ) и из запоминающего устройства (ЗУ), которое в свою очередь состоит из двух JK триггеров.

Для обеспечения перехода JK триггера из состояния a(t) в новое состояние a (t+1), на входы J и K подаются определённые сигналы возбуждения (таблица 1).

Рисунок 8

Таблица 1

Сигналы Х1, Х2, Q1, Q2 выступают в роли аргументов, а J1, J2, K1, K2, Y1, Y2, Y3 являются логическими функциями, которые должен реализовать аппаратурно КЦУ. Для синтеза КЦУ составим таблицу функционирования УУ, используя заданные двухразрядные коды состояния УУ и таблицу 1.

Таблица 2

На основании данных, приведённых в таблице 2, произведём синтез схемы КЦУ для сигналов возбуждения триггеров и сигналов команд. При синтезе будем использовать карты Карно.

На основе полученных с помощью карт Карно выражений построим обобщённую структурную схему КЦУ в базисах И-ИЛИ-НЕ (рис. 9).

Рисунок 9

Размещено на Allbest.ru