Микросхемы flash-памяти фирмы Samsung

Микросхемы флэш-памяти объемом 4 Гбайта, используемые в качестве энергонезависимой памяти в бытовых, промышленных и компьютерных устройствах. Заявленная и фактическая ёмкость, разрядность микросхемы, ввод/вывод и хранение данных в flash-памяти Samsung.

Рубрика Коммуникации, связь, цифровые приборы и радиоэлектроника
Вид контрольная работа
Язык русский
Дата добавления 30.08.2012
Размер файла 20,4 K

Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

Размещено на http://www.allbest.ru/

Микросхемы FLASH-памяти фирмы SAMSUNG

Микросхемы FLASH-памяти фирмы SAMSUNG

В статье описаны микросхемы флэш-памяти объемом 4 Гбита K9K4G08Q0M-YCB0/YIB0, K9K4G16Q0M- YCBO/YIBO, K9K4G08U0M- YCBO/YIBO, K9K4G16U0M-YCB0/YIB0. Эти микросхемы используются в качестве энергонезависимой памяти в бытовых, промышленных и компьютерных устройствах. В цифровых видео- и фотокамерах, диктофонах и автоответчиках эти микросхемы используются в качестве памяти для изображения и звука в составе твердотельных флэш-дисков.

Микросхемы флэш-памяти разделяются на группы по напряжению питания и архитектуре (табл. 1).

В табл. 2 представлено назначение выводов микросхем флэш-памяти.

flash память микросхема ёмкость

Таблица 1

Обозначение прибора

Напряжение питания (номинальное значение)

Архитектура

Тип корпуса

K9K4G08Q0M-Y

1,70...1,95В(1,8 В)

512 Мбит х 8

TS0P1

K9K4G16Q0M-Y

1,70...1,95 В (1,8 В)

256 Мбит х 16

TS0P1

K9K4G08U0M-Y

2,7...3,6 В (3,3 В)

512 Мбит х 8

TS0P1

K9K4G16U0M-Y

2,7...3,6 В (3,3 В)

256 Мбит х 16

TS0P1

Таблица 2

№ выводов

Обозначение

Назначение выводов

вывода (тип

микросхемы)

Ввод/вывод данных. Выводы используются для ввода/вывода

I/O(0-7)

адресов ячеек, данных или команд в течение циклов

29-32; 41-44

считывания/записи. Когда микросхема не выбрана, или

(K9K4G08X0M-Y)

обращение к выводам запрещено, они переводятся в состояние

высокого импеданса

26, 28, 30, 32,

40, 42, 44, 46,

I/0(0-15)

27, 29, 31, 33,

(K9K4G16X0M-Y)

41, 43, 45, 47

Разрешение фиксации команды. Высокий уровень сигнала на

16

CLE

этом выводе переключает мультиплексоры на входах I/O по

направлению регистра команд. Запись команды в регистр

производится по фронту сигнала WE

Разрешение фиксации адреса. Высокий уровень сигнала на этом

17

ALE

входе переключает мультиплексоры на входах I/O по

направлению адресного регистра. Загнись команды в регистр

производится по фронту сигнала WE

Выбор микросхемы. Низкий уровень на входе разрешает

операцию чтения данных, а высокий, при отсутствии каких-

9

СЕ

либо операций, переводит микросхему в дежурный режим. Во

время операций записи/стирания, высокий уровень на этом

входе игнорируется

8

RE

Разрешение чтения. Вход управляет последовательным выводом

данных, когда активна передача данных на шину ввода/вывода.

Микросхемы K9K4GXXX0M имеют емкость 4 Гбита с резервом 128 Мбит (фактическая емкость составляет 4 429 185 024 бита) и архитектуру 512 Мбит х 8 или 256 Мбит х 16 с надежностью до 1 млн. циклов записи/стирания. 8-разрядные микросхемы организованы в 2112 х 8 страниц, а 16-разрядные -- в 1056 х 16 столбцов. Во всех микросхемах есть резервные биты, располагающиеся в 128 строках с адресами 2048-2111 у 8-разрядных микросхем, или в 64 столбцах с адресами 1024-1055 - у 16-разрядных. Для организации передачи данных в течение операции чтения/записи страницы между ячейками памяти и портами ввода-вывода у этих микросхем имеются последовательно связанные друг с другом регистры данных размером 2112 байт для 8-разрядной, или 1056-словный для - 16-разрядной микросхемы и регистры кэша соответствующего объема. Массив памяти строится из 32 связанных ячеек, находящихся на разных страницах и объединенных структурой И-НЕ. 32 ячейки, объединяющие 135168 структур 2И-НЕ и расположенные на 64 страницах, составляют блок. Совокупность 8- или 16-разрядных блоков составляет массив памяти.

Операция чтения выполняется постранично, в то время как операция стирания -- только поблочно: 2048 отдельно стираемых блоков пс 128 Кбайт (для 8-разрядных микросхем), или блоков по 64 Кслов (для 16-разрядных микросхем). Стирание отдельных битов невозможно.

Запись страницы в микросхемы выполняется за 300 мкс, стирание -- за 2 мс на блок (128 Кбайт -- для 8-разрядных, или на 64 Кслов -- для 16-разрядных микросхем). Байт данных считывается со страницы за 50 нc.

Для записи и контроля данных в микросхемах имеется встроенный контроллер, обеспечивающий весь процесс, включая, если требуется, повторение операций внутренней проверки и разметки данных. У микросхем K9K4GXXX0M реализована система обеспечения проверки информации с исправлением ошибок и выбраковкой ошибочных данных е реальном времени.

Микросхемы имеют 8 или 16 мультиплексных адресов ввода/вывода. Такое решение резко уменьшает число задействованных выводов, и позволяет проводить последующие модернизации устройств, не увеличивая их размеров. Ввод команд, адреса и данных производится при низком уровне

на выводе СЕ по спаду сигнала WE через одни и те же ножки ввода/вывода. Вводимая информация записывается в буферные регистры по фронту сигнала WE. Сигналы разрешения записи команды (CLE) и разрешения записи адреса (ALE) используются, чтобы мультиплексировать команду и адрес соответственно через одни и те же ножки ввода/вывода.

Таблица 3

Операция

НЕХ-код 1-го цикла

НЕХ-код 2-го цикла

Чтение

00

30

Чтение для перезаписи

00

35

Чтение сигнатуры

90

--

Сброс

FF

--

Запись на страницу

80

10

Запись в кэш

80

15

Перезапись

85

10

Стирание блока

60

DO

Произвольный ввод данных*

85

--

Произвольный вывод данных*

05

Е0

Чтение статуса

70

--

* Произвольный ввод/вывод данных возможен в пределах одной страницы

В табл. 3 показаны команды управления микросхем. Подача на входы других, не перечисленных в таблице, шестнадцатеричных (HEX) кодов команд, ведет к непредсказуемым последствиям, и поэтому запрещена.

Чтобы повысить скорость записи во время приема больших объемов данных, у встроенного контроллера предусмотрена возможность записи данных в регистры кэш-памяти. При включении питания встроенный контроллер автоматически обеспечивает доступ к массиву памяти, начиная с первой страницы без ввода команды и адреса. В дополнение к усовершенствованной архитектуре и интерфейсу, контроллер обладает возможностью копирования (перезаписи)содер жимого одной страницы памяти на другую без обращения к внешней буферной памяти. В этом случае обеспе чивается более высокая скорость переноса данных, чем при обычной работе, так как отнимающий много времени последовательный доступ и циклы ввода данных отсутствуют.

Выбраковка блоков

Блоки памяти в микросхемах K9K4GXXX0M определяются как недопустимые, если содержат один иль более недопустимых битов, однозначность чтения которых не гарантируется. Информация из недопустимых блоков трактуется как «недопустимая информация блока». Микросхемы с недопустимыми блоками не отличаются по статическим и динамическим характеристикам и имеют тот же самый качественный уровень, как и микросхемы со всеми правильными блоками. Недопустимые блоки не влияют на работу нормальных блоков, потому что они изолировань от разрядной и общей шины питания транзистором выбора. Система спроектирована таким образом, что у недопустимых блоков блокируются адреса. Соответственно, к некорректным битам попросту нет доступа дентификация недопустимого блока

Содержимое всех ячеек микросхемы (кроме тех, где хранится информация о недопустимых блоках) с адресами FFh для 8-разрядных и FFFFh для 16-разрядных, может быть стерта. Адреса недопустимых блоков, находящихся в резервной области массива памяти, определяет первый байт для 8-разрядных микросхем или первое слово -- для 16-разрядных. Производитель гарантирует, что или 1-я или 2-я страница каждого блока с адресами недопустимых ячеек имеют в столбцах с адресами 2048 (для 8-разрядных) или 1024 (для 16-разрядных) данные, отличные, соответственно, от FFh или FFFFh. Так как информация о недопустимых блоках также является стираемой, то в большинстве случаев стирания адресов бракованных блоков их восстановить невозможно. Поэтому в системе должен быть заложен алгоритм, способный создать таблицу недопустимых блоков, защищенную от стирания и основанную на первоначальной информации о бракованных блоках.

После очистки массива-памяти адреса этих блоков снова загружаются из этой таблицы. Любое намеренное стирание первоначальной информации о недопустимых блоках запрещено, так как ведет к некорректной работе системы в целом.

Со временем число недопустимых блоков может возрасти, поэтому необходимо периодически проверять фактическую емкость памяти, сверяя адреса забракованных блоков с данными из резервной таблицы недопустимых блоков. Для систем, где необходима высокая отказоустойчивость, лучше всего предусмотреть возможность поблочного переписывания массива памяти со сравнением результатов с фактическими данными, оперативно выявляя и заменяя блоки некорректной информации. Данные из выявленного недопустимого блока переносятся в другой, нормальный пустой блок, не затрагивая соседние блоки массива и используя встроенный буфер, размер которого соответствует размеру блока. Для этого и предусмотрены команды для поблочной перезаписи.

Размещено на Allbest.ru


Подобные документы

  • Блок регистров выходных данных, принцип его работы. Принципиальная электрическая схема блока памяти. Согласование по электрическим параметрам входных цепей памяти. Проверка допустимости значения времени нарастания сигнала на входе адреса микросхемы.

    курсовая работа [1,3 M], добавлен 24.06.2015

  • Разработка на базе учебного микропроцессорного комплекта, выполненного на микросхемах серии КР580, устройства включения резервного выпрямительного агрегата при перегрузе основного. Распределение адресов памяти. Настройка портов ввода-вывода микросхемы.

    курсовая работа [599,4 K], добавлен 08.01.2014

  • Разработка модулей памяти микропроцессорной системы, в частности оперативного и постоянного запоминающих устройств. Расчет необходимого объема памяти и количества микросхем для реализации данного объема. Исследование структуры каждого из блоков памяти.

    контрольная работа [1,3 M], добавлен 07.07.2013

  • Выполнение элементов динамической памяти для персональных компьютеров в виде микросхем. Матричная структура микросхем памяти на модуле. DIP - микросхема с двумя рядами контактов по обе стороны корпуса. Специальные обозначения на корпусе модуля памяти.

    презентация [954,7 K], добавлен 29.11.2014

  • Принципы организации памяти. Связь между устройствами на материнской плате. Современные DDR, DDR2, DDR3. Отображение бита информации через величину заряда на плавающем затворе в ячейках MLC и SLC. Организация записи информации на полевом транзисторе.

    доклад [900,0 K], добавлен 12.03.2015

  • Анализ исходных данных и выбор конструкции. Разработка коммутационной схемы. Расчет параметров элементов. Тепловой расчет микросхемы в корпусе. Расчет паразитных емкостей и параметров надежности микросхемы. Разработка технологии изготовления микросхем.

    курсовая работа [150,4 K], добавлен 12.06.2010

  • Использование параметрических феррорезонансных стабилизаторов напряжения. Конструктивно-технологическое исполнение интегральной микросхемы. Расчет интегрального транзистора и его характеристики. Разработка технических требований и топологии микросхемы.

    курсовая работа [140,6 K], добавлен 15.07.2012

  • Использование микроконтроллеров AVR фирмы Atmel в проектируемой аппаратуре. Архитектура и общие характеристики прибора, предназначение арифметики логического устройства и понятие флэш-памяти. Формат пакета данных, алгоритм их передачи и система команд.

    контрольная работа [427,3 K], добавлен 12.11.2010

  • Аппаратные принципы построения устройств микропроцессорной техники и приобретение практических навыков по разработке микропроцессорных систем. Техническая характеристика микропроцессора ATmega и анализ микросхемы памяти. Схема микропроцессорной системы.

    курсовая работа [1,6 M], добавлен 19.11.2011

  • Изучение принципа работы, основных переключательных характеристик и методов определения функциональных параметров элемента памяти. Устройство элемента памяти, построенного на биполярных двухэмиттерных транзисторах, используемого в интегральных схемах.

    лабораторная работа [65,6 K], добавлен 08.11.2011

Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д.
PPT, PPTX и PDF-файлы представлены только в архивах.
Рекомендуем скачать работу.