Разработка кодера и декодера циклического кода
Принципы построения, способы реализации структурных, функциональных схем систем передачи информации, принципиальных схем отдельных блоков и узлов данных систем. Кодирование номера варианта и нахождение контрольных разрядов. Кодирующее устройство.
| Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
| Вид | курсовая работа |
| Язык | русский |
| Дата добавления | 05.03.2009 |
| Размер файла | 237,1 K |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
3
МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ УКРАИНЫ
Севастопольский национальный технический университет
Кафедра Технической кибернетики
Пояснительная записка
к курсовому проекту
"Разработка кодера и декодера циклического кода"
по дисциплине "Системы передачи информации"
Выполнил: ст. гр. А-41з
Брусинов С.Э.
Проверил: Мирянов В.И.
Допущено к защите _______
Защищено с оценкой _______
Севастополь
2007
План
- Введение
- 1. Кодирование номера варианта и нахождение контрольных разрядов
- 1.1 Кодирование с помощью образующей матрицы
- 1.2 Кодирование путём деления кодируемой кодовой комбинации
- 2. Разработка кодирующего устройства
- 3. Разработка схемы декодирующего устройства
- Заключение
- Библиография
- Введение
- Пояснительная записка содержит материалы по курсовому проектированию на тему: «Разработка систем сбора и передачи информации». Настоящий курсовой проект завершает изучение дисциплины: «Системы передачи информации». Курсовой проект закрепляет, углубляет и обобщает знания, полученные во время лекционных и практических занятий, учит правильно пользоваться справочной литературой, ГОСТами и знаниями, полученными в процессе изучения курса. Проект способствует приобретению практических навыков в определение параметров канала связи, их влиянию на качество передачи, выбора оптимальных методов передачи, проектирования и расчета основных блоков и функциональных узлов аппаратуры обмена и передачи информации.
- В работе предоставляется возможность самостоятельно принимать обоснованные решения в вопросах принципов построения, способов реализации структурных, функциональных схем систем передачи информации, принципиальных схем отдельных блоков и узлов данных систем. Большое место в курсовом проекте отведено самостоятельному изучению аспектов.
- Современное производство требует широкого внедрения различных систем для автоматизации перемещения информации в пространстве - ССПИ. К таким системам относятся системы передачи команд управления двух- и многопозиционными объектами (системы телеуправления), систем передачи сигналов о состоянии объектов управления (системы телесигнализации), систем контролируемых параметров (систем телеизмерения), систем передачи статической информации и т.д.
- Комплексная автоматизация сопровождаются резким возрастанием объёма и скорости передачи и обработки информации. Одновременно повышаются требования к достоверности передачи и обработки информации.
- Из всего многообразия современных технических систем можно выделить особую группу так называемых информационных систем, предназначенных для передачи, преобразования и хранения информации. К этой группе систем можно отнести: связные, телемеханические локальные, навигационные и телевизионные системы, электронно-вычислительную и информационно-измерительную технику, автоматизированные системы управления и контроля и т.п.
- Неотъемлемой частью автоматизированных информационных систем и систем управления является обмен информацией, обеспечивающий взаимную передачу данных с заданной скоростью и вероятностью между удаленными пользователями и ЭВМ, объединяя отдельные подсистемы и устройства в единое целое.
- Будущие специалисты в области автоматизированных устройств организационных и технических системах управления должны иметь практические навыки в проектировании таких систем.
Задание
Для образующего полинома 1 1 0 0 1 - P(x)=x4 + x3 + 1 построить образующую матрицу циклического кода.
Закодировать номер варианта, представленный в двоично-десятичном коде (или же инициалы имени и фамилии в коде МТК-2) в циклическом коде двумя способами: с помощью образующей матрицы и путем деления кодируемой кодовой комбинации с приписанными справа нулями в количестве, равном старшей степени образующего полинома и нахождения контрольных разрядов как остатка от деления. При этом вариант №1 в двоично-десятичном коде кодируется так: 00000001. В этом и других случаях, когда старший разряд равен нулю, на его месте записать единицу, т.е. в данном случае кодируемой кодовой комбинацией безызбыточного кода будет 10000001.
Разработать функциональную схему кодирующего устройства в соответствии с вариантом, исследовать его работу с помощью таблицы состояний при подаче на вход двоичной последовательности, соответствующей пункту 2.
Разработать функциональную схему декодирующего устройства, исследовать его работу с помощью таблицы состояний при подаче на его вход кодовой комбинации циклического кода, полученном в пункте 2. Декодирование выполнить для обнаружения ошибок.
Разработать принципиальные схемы кодирующего и декодирующего устройств, выбрав соответствующую микроэлектронную базу.
Представить расчетно-пояснительную записку и графический материал к ней, выполненный в соответствии с ГОСТ. В расчетно-пояснительной записке подробно представить описания всех расчетов и процедур кодирования и декодирования, а также работу кодирующего и декодирующего устройств.
1. Кодирование номера варианта и нахождение контрольных разрядов
Вариант №2
Закодируем в коде МТК-2:
Брусинов Сервер > БС > 0011000101
Заданный полином 4-й степени: 11001 > g(x) = x4 + x3 + 1
Т.к. старший разряд равен нулю, то запишем на его месте 1.
Полученные информационные разряды: 1011000101 (m = 10);
n = m + k,
где n - общее число разрядов, m - число информационный разрядов и k - контрольных. Число контрольных разрядов равно степени полинома k = 4.
1.1 Кодирование с помощью образующей матрицы
Групповые коды удобно задавать матрицам, размерность которых определяется параметрами кода и . Число строк в матрице равно , число столбцов матрицы равно :
.
Коды, порождаемые этими матрицами, известны как (n;k) - коды, где k = , а соответствующие им матрицы называются порождающими, производящими, образующими.
Порождающая матрица С может быть представлена двумя матрицами И и П (информационная и проверочная). Число столбцов матрицы П равно nK, число столбцов матрицы И равно nM:
Теорией и практикой установлено, что в качестве матрицы удобно брать единичную матрицу в канонической формуле:
При выборе матрицы П исходят из следующих соображений: чем больше единиц в разрядах проверочной матрицы П, тем ближе соответствующий порождаемый код к оптимальному код к оптимальному, с другой стороны, число единиц матрицы П определяет число сумматоров по модулю 2 в шифраторе и дешифратор, т. е. чем больше единиц в матрице П, тем сложнее аппаратура. Вес каждой строки матрицы П должен быть не менее , гдеWИ - вес соответствующей строки матрицы И. Если матрица И - единичная, то WИ = 1 (удобство выбора в количестве матрицы И единичной матрицы очевидно: при WИ > 1 усложнилась бы как построение кодов, так и их технологическая реализация).
При соблюдении перечисленных условий любую порождающую матрицу группового кода можно привести к следующему виду:
… …
называемому левой канонической формой порождающей матрицы. Для кодов с производящая матрица С имеет вид:
Во всех комбинациях кода, построенного при помощи такой матрицы, четное число единиц.
Образующая (порождающая) матрица составляется дописыванием элементов дополнительной матрицы справа от единичной транспонированной матрицы либо умножением элементов единичной матрицы на образующий многочлен. Определение элементов дополнительной матрицы производится по остаткам от деления последней строки транспонированной матрицы (единицы с нулями) на образующий многочлен.
Для составления матрицы П необходимо произвести деление кода
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 на образующий многочлен 1 1 0 0 1
1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1
1 1 0 0 1
1 0 0 1 0
1 1 0 0 1
1 0 1 1 0
1 1 0 0 1
1 1 1 1 0
1 1 0 0 1
0 1 1 1 0 0
1 1 0 0 1
0 1 0 1 0 0
1 1 0 0 1
1 1 0 1 0
1 1 0 0 1
0 0 1 1 0 0
1 1 0 0 1
1 0 1 0 1 - разряды для определения ошибки
Каждый полученный остаток запишем в строки матрицы П. Таким образом порождающая матрица имеет вид:
0 0 0 0 0 0 0 0 0 1 1 0 0 1
0 0 0 0 0 0 0 0 1 0 1 0 1 1
0 0 0 0 0 0 0 1 0 0 1 1 1 1
0 0 0 0 0 0 1 0 0 0 0 1 1 1
G14,10 = 0 0 0 0 0 1 0 0 0 0 1 1 1 0
0 0 0 0 1 0 0 0 0 0 0 1 0 1
0 0 0 1 0 0 0 0 0 0 1 0 1 0
0 0 1 0 0 0 0 0 0 0 1 1 0 1
0 1 0 0 0 0 0 0 0 0 0 0 1 1
1 0 0 0 0 0 0 0 0 0 0 1 1 0
Просуммируем по модулю 2 те строки матрицы П, номера которых совпадают с номерами разрядов , содержащих единицы в кодовом векторе, представляющим информационную часть кода.
1 0 0 0 0 0 0 0 0 0 0 1 1 0
0 0 1 0 0 0 0 0 0 0 1 1 0 1
0 0 0 1 0 0 0 0 0 0 1 0 1 0
0 0 0 0 0 0 0 1 0 0 1 1 1 1
0 0 0 0 0 0 0 0 0 1 1 0 0 1
1 0 1 1 0 0 0 1 0 1 0 1 1 1 - R(x), т.е полученные контрольные разряды.
Таким образом, полученная кодовая комбинация имеет вид:
1 0 1 1 0 0 0 1 0 1 0 1 1 1
1.2 Кодирование путём деления кодируемой кодовой комбинации
Данный метод кодирования производится путём деления данной кодовой комбинации с дописанными к ней с дописанными к ней нулями на образующий полином.
Количество дописанных нулей должно быть на один разряд меньше, чем количество разрядов образующего полинома.
Полученный в результате деления остаток и есть контрольные разряды для кодируемой кодовой комбинации.
1 0 1 1 0 0 0 1 0 1 0 0 0 0 1 1 0 0 1
1 1 0 0 1
1 1 1 1 0
1 1 0 0 1
1 1 1 0 1
1 1 0 0 1
1 0 0 0 1
1 1 0 0 1
1 0 0 0 0
1 1 0 0 1
1 0 0 1 0
1 1 0 0 1
1 0 1 1 0
1 1 0 0 1
1 1 1 1 0
1 1 0 0 1
0 1 1 1 - R(x), т.е полученные контрольные разряды.
Таким образом, полученная кодовая комбинация имеет вид:
1 0 1 1 0 0 0 1 0 1 0 1 1 1
2. Разработка кодирующего устройства
Техническая реализация делителя осуществляется посредством регистра сдвига с обратными связями, состоящего из ячеек памяти и сумматоров по модулю два. Сдвиг информации в регистре осуществляется импульсами, поступающими с генератора продвигающих импульсов. На вход регистра поступают только коэффициенты многочленов, причем, начиная с коэффициента при переменной в старшей степени.
Обратные связи регистра соответствуют виду образующего многочлена. Количество включаемых в него сумматоров равно числу отличных от нуля коэффициентов g(x), уменьшенному на единицу. Это объясняется тем, что сумматор сложения коэффициентов старших разрядов многочленов делимого и делителя в регистр не включается, так как результат сложения заранее известен (он равен нулю).
X0i = xвх i x3i-1
X1i = x0i-1
X2i = x1i-1
X3i = xвх i x2i-1 x3i-1
Таблица 1 - Таблица состояний кодера
|
NT |
Xвх |
X0 |
X1 |
X2 |
X3 |
|
|
0 |
0 |
0 |
0 |
0 |
0 |
|
|
1 |
1 |
1 |
0 |
0 |
1 |
|
|
2 |
0 |
1 |
1 |
0 |
1 |
|
|
3 |
1 |
0 |
1 |
1 |
0 |
|
|
4 |
1 |
1 |
0 |
1 |
0 |
|
|
5 |
0 |
0 |
1 |
0 |
1 |
|
|
6 |
0 |
1 |
0 |
1 |
1 |
|
|
7 |
0 |
1 |
1 |
0 |
0 |
|
|
8 |
1 |
1 |
1 |
1 |
1 |
|
|
9 |
0 |
1 |
1 |
1 |
0 |
|
|
10 |
1 |
1 |
1 |
1 |
0 |
Используя построенную схему делителя кодера и убедившись в ее правильной работе, мы можем построить схему кодирующего устройства.
Цикл работы кодера составляет 14 тактов. Тактовые сигналы формируются тактовым генератором G.
Первый режим работы кодера длится 10 тактов. От команды “пуск” триггера Т1 и Т2 занимают положения, при которых на их прямом выходе появляется сигнал “1”, а на инверсном - “0”. Сигналом “1” от триггера Т1 открывается ключ (логический элемент И) и в схему начинают поступать импульсы от тактового генератора.
Сигналом “1” от триггера Т2 открываются два ключа, один из которых пропускает на выход сигналы с входа, а другой осуществляет обратную связь в делителе. Третий ключ инверсным сигналом “0” от триггера Т2 закрыт.
По истечении 10 тактов со счетчика СТ1 на триггер Т2 подается сигнал сброса. Третий ключ открывается, два остальных закрываются.
Через третий ключ на выход кодера подаются 4 сигнала, соответствующих остатку, полученном в делителе.
На 15 такте на триггер Т1 подается сигнал сброса и цикл кодирования на этом заканчивается.
3. Разработка схемы декодирующего устройства
Основу декодирующих устройств циклических кодов также составляют делители многочленов на образующий полином. Признаком наличия ошибок принятой последовательности является ненулевой остаток от деления этой последовательности на Р(х). До завершения процесса деления необходимо запомнить поступивший блок в буферном накопителе. После окончания цикла производится опрос делителя, и в случае ошибки принятый блок стирается. При нулевом остатке блок выводится получателю через ключевой элемент КЛ, а на его место записывается следующее. Структурная схема декодера изображена на рисунке 3. В процессе приема распределитель УУ вырабатывает управляющие импульсы таким образом, что в буферный регистр заносятся только информационные символы, а на делитель подаются все элементы, которые участвовали в процессе деления в кодере, а также проверочная последовательность R(x).
Рис. 4 - Структурная схема декодера циклического кода
Декодирующее устройство основано на дешифрации с остатком. Декодер состоит из 4-х основных частей:
1) регистр сдвига, в который записывается кодовая комбинация;
2) чистый регистр, в который записывается исправленный код;
3) делитель
4) схема управления (счетчик с логикой), которая управляет двумя триггерами.
Цикл работы декодера составляет 24 тактов.
От команды “пуск” триггер Т1 занимает положение, при котором на его прямом выходе появляется сигнал “1”, а на инверсном - “0”, при этом открывается ключ и в схему начинают поступать тактовые импульсы от генератора G.
За первые 14 тактов происходит заполнение регистра сдвига и в делителе образуется остаток. На 15 такте триггер Т2 на прямом выходе принимает значение “1” и откроется ключ, через который, в случае ошибки, будет подаваться сигнал “1” на сумматор по модулю 2, т.е. произойдет исправление ошибки.
На 25 такте со счетчика СТ1 на триггера Т1 и Т2 подастся сигнал сброса и цикл декодирования прекратится.
Исправленная кодовая комбинация останется в чистом регистре.
Для декодирования используется схема, которая отличается от рассмотренной тем, что последний сумматор по модулю 2 ставится в начало схемы.
Рис. 3 - Функциональная схема делителя декодера
X0i = xвх i x3i-1
X1i = x0i-1
X2i = x1i-1
X3i = x2i-1 x3i-1
|
NT |
Xвх |
X0 |
X1 |
X2 |
X3 |
|
|
0 |
0 |
0 |
0 |
0 |
0 |
|
|
1 |
1 |
1 |
0 |
0 |
0 |
|
|
2 |
0 |
0 |
1 |
0 |
0 |
|
|
3 |
1 |
1 |
0 |
1 |
0 |
|
|
4 |
1 |
1 |
1 |
0 |
1 |
|
|
5 |
0 |
1 |
1 |
1 |
1 |
|
|
6 |
0 |
1 |
1 |
1 |
0 |
|
|
7 |
0 |
0 |
1 |
1 |
1 |
|
|
8 |
1 |
0 |
0 |
1 |
0 |
|
|
9 |
0 |
0 |
0 |
0 |
1 |
|
|
10 |
1 |
0 |
0 |
0 |
1 |
|
|
11 |
0 |
1 |
0 |
0 |
1 |
|
|
12 |
1 |
0 |
1 |
0 |
1 |
|
|
13 |
1 |
0 |
0 |
1 |
1 |
|
|
14 |
1 |
0 |
0 |
0 |
0 |
|
|
15 |
0 |
0 |
0 |
0 |
0 |
Заключение
В данном курсовом проекте реализованы схемы кодирующего и декодирующего устройств, основу которых составляют делители многочлена на образующий полином. Были изучены циклические коды и освоены навыки работы с ними.
В качестве делителей полинома на полином в циклических кодах применяются устройства, построенные на основе регистров сдвига с обратными связями и сумматоров по модулю 2, причем схема делителя определяется видом образующего полинома.
Декодирующее устройство позволяет обнаружить ошибки кратности до 2, а исправляет только одиночную ошибку.
Признаком наличия ошибок принятой последовательности является ненулевой остаток от деления этой последовательности на полином.
Библиография
Васильев В.И., Буркин А.П., Свириденко В.А. Системы связи. - М.: Высш.шк., 1987.- 280 с.
Емельянов Г.А., Шварцман В.О. Передача дискретной информации. - М.: Связь, 1982. - 240 с.
Чернега В.С., Василенко В.А., Бондарев В.Н. Расчет и проектирование технических средств обмена и передачи информации. - М.: Высш. шк., 1990. - 224 с.
Шварцман В.О. , Емельянов Г.А. Теория передачи дискретной информации. - М.: Связь, 1979.-424с.
Шляпоберский В.И. Основы техники передачи дискретных сообщений. М.: Связь, 1973.
Конспект лекций по дисциплине СПИ.
Подобные документы
Описание возможных вариантов построения принципиальных и структурных схем радиовещательных переносных бытовых приемников первой группы сложности. Электрический расчет структурных схем. Обоснование принципиальных схем отдельных каскадов или блоков.
курсовая работа [550,1 K], добавлен 23.08.2012Классификация систем синхронизации, расчет параметров с добавлением и вычитанием импульсов. Построение кодера и декодера циклического кода, диаграммы систем с обратной связью и ожиданием для неидеального обратного канала, вычисление вероятности ошибок.
курсовая работа [611,4 K], добавлен 13.04.2012Представление и классификация кодов, построение кода с заданной коррекцией. Характеристика корректирующих кодов (код Хемминга, код БЧХ). Разработка схемотехнической реализации кодера и декодера. Выбор способа представления информации в канале передачи.
курсовая работа [131,1 K], добавлен 02.01.2011Устройство защиты от ошибок на основе системы с обратной связью. Выбор корректирующего кода в системе с РОС. Временные диаграммы работы системы. Расчет вероятностей выпадения, вставок и стираний. Проектирование структурных схем кодера и декодера.
курсовая работа [813,6 K], добавлен 12.01.2013Понятие структурной схемы и ее звеньев, основные типы соединений. Правила преобразования структурных схем линейных систем. Вычисление передаточной функции одноконтурной и многоконтурной систем. Порядок переноса и перестановки сумматоров и узлов схем.
реферат [204,6 K], добавлен 31.01.2011Нахождение двоичного циклического кода Хэмминга, обеспечивающего передачу сообщений в системе связи с заданной вероятностью выдачи ложного сообщения. Структурная схема алгоритма расчета кода, листинг программы. Функциональные схемы кодера и декодера.
курсовая работа [713,7 K], добавлен 11.02.2011Разработка структурной схемы устройства и принципиальных электрических схем отдельных его узлов. Обоснованный выбор элементной базы и величин питающих напряжений. Расчет величин основных параметров отдельных элементов схем и допусков на эти величины.
курсовая работа [1,9 M], добавлен 17.05.2014Количество поверочных элементов. Выбор образующего полинома. Построение матрицы синдромов для однократной ошибки. Схема кодера циклического кода. Оценка вероятности обнаруживаемой ошибки на выходе системы передачи. Алгоритм построения дешифратора.
контрольная работа [3,6 M], добавлен 03.12.2010Структурная схема системы передачи данных. Принципиальная схема кодера и декодера Хэмминга 7,4 и Манчестер-2, осциллограммы работы данных устройств. Преобразование последовательного кода в параллельный. Функциональная схема системы передачи данных.
курсовая работа [710,0 K], добавлен 19.03.2012Цифровые методы передачи информации. Цели кодирования сообщений. Классификация двоичных кодов. Принципы обнаружения и исправления ошибок кодами. Блок хранения данных на микросхемах К555ИР8. Принципиальная электрическая схема блока хранения данных.
реферат [616,0 K], добавлен 08.04.2013
