Принципы работы системы IBM/370

Изменение в общем регистре

Код операции

S

-

X¹

-

-

Привилегированная операция

S

-

X¹

-

-

Команда ВЫПОЛНИТЬ

S

-

X¹

-

-

Защита

При выборке команды

При обращении к операнду

S

S или T

-

-2

-1

X

-

X³

-

X³

Адресация

Динамическое преобразование адреса команды

Адрес команды

Динамическое преобразование адреса операнда

Адрес операнда

S

S

S

S или T

-

-

-2

-2

-1

-1

X

X

-

-

X⁴

X³

-

-

X⁴

X³

Спецификация

Нечетный адрес команды

Неправильный адрес PSW

Другие особые случаи

S

C

S

-

-

-

-

X

X

-

-

-

-

-

-

Данные

Неправильный код знака

Другие особые случаи

S

T

-

-

X

X

-

X³

-

X³

Переполнение с фиксированной точкой

C

-

X

-

X

Деление с фиксированной точкой

При делении

При преобразовании

S

C

-

-

X

X

-

-

-

X

Десятичное переполнение

C

-

X

X

-

Десятичное деление

S

-

X

-

-

Переполнение порядка

C

-

X

-

-

Исчезновение порядка

C

-

X

-

-

Потеря значимости

C

-

X

-

-

Деление с плавающей точкой

S

-

X

-

-

Использование сегмента

Динамическое преобразование адреса команды

Динамическое преобразование адреса операнда

N

N

-

-2

-1

X

-

X⁴

-

X⁴

Использование страницы

Динамическое преобразование адреса команды

Динамическое преобразование адреса операнда

N

N

-

-2

-1

X

-

X⁴

-

X⁴

Спецификация переадресации

Динамическое преобразование адреса команды

Динамическое преобразование адреса операнда

S

S

-

-2

-1

X

-

X⁴

-

X⁴

Специальная операция

S

-

X

-

-

Обращение к монитору

C

-

X

-

-

¹ Если к первому полуслову команды доступ возможен, а попытка выборки второго или третьего полуслова приводит к особому случаю при обращении, то нельзя сказать заранее, будет ли сделано уведомление о программном событии выборки команды.

² Такая ситуация может возникнуть при выполнении некоторых специальных команд, например команд, предназначенных для эмуляции.

³ В некоторых моделях указание о данном событии может быть сделано (но не обязательно), если это событие хотя и не произошло из-за прекращения выполнения команды, но могло бы произойти, если бы операция была завершена.

⁴ Такая ситуация может возникнуть в случае прерываемых команд, когда событие зафиксировано в элементе операции, выполнение которого было завершено, а следующий элемент операции подавляется или аннулируется.

Обозначения:

C - операция или элемент операции (в случае прерываемой команды) завершается;

N - операция или элемент операции (в случае прерываемой команды) аннулируется. Адрес команды в старом PSW не изменяется;

S - операция или элемент операции (в случае прерываемой команды) подавляется;

T - выполнение команды прекращается;

X - индикация события имеет место одновременно с индикацией особого случая, если событие действительно произошло, т.е. было изменено содержимое ячейки памяти в контролируемой области или содержимое контролируемого общего регистра, была сделана попытка выполнить команду, первый байт которой расположен в контролируемой области.

Замечания по программированию

Выполнение прерываемых команд ПЕРЕСЫЛКА ДЛИННАЯ и СРАВНЕНИЕ КОДОВ ДЛИННОЕ может вызывать события, заключающиеся в изменении содержимого общих регистров или в выборке команды. Кроме того, при выполнении команды ПЕРЕСЫЛКА ДЛИННАЯ может иметь место событие, состоящее в изменении содержимого памяти.

Поскольку выполнение указанных команд может быть прервано, индикация программного события может наблюдаться несколько раз. Следовательно, в программе может возникнуть необходимость устранения избыточных сведений о событии из информации, относящейся к регистрации программных событий. Каким образом производится индикация возможных программных событий при выполнении этих двух команд, определяют следующие правила:

-- указание о выборке команды делается всякий раз, когда производится выбор команды для выполнения, независимо от того, идет ли речь о начале выполнения команды или о его возобновлении после прерывания;

-- указание об изменении в общем регистре делается на начальном этапе выполнения, а также при каждом возобновлении и не зависит от того, изменяется в действительности содержимое регистра или нет;

-- указание об изменении содержимого памяти делается только в тех случаях, когда данные были записаны в контролируемую область во время выполнения элемента операции, начинающегося с последнего возобновления (или с самого начала выполнения команды) и оканчивающегося байтом, который передан в память последним до прерывания. Не предусмотрено специального предварительного указания о том, произойдет ли событие вновь после возобновления операции. При выполнении команды ПЕРЕСЫЛКА ДЛИННАЯ событие, связанное с записью в память одного байта, может быть зафиксировано только один раз.

Далее в общих чертах описано, что должно быть предусмотрено в программе, чтобы исключить избыточные элементы информации, относящейся к регистрации программных событий, которые могли образоваться при выполнении команд ПЕРЕСЫЛКА ДЛИННАЯ и СРАВНЕНИЕ КОДОВ ДЛИННОЕ, и получить только один элемент информации при каждом завершении выполнения команды.

1. Необходимо проверить, совпадает ли адрес PER, указывающий команду, которая вызвала программное событие, с адресом команды в старом PSW, и выяснить, выполнялась ли последней одна из команд ПЕРЕСЫЛКА ДЛИННАЯ или СРАВНЕНИЕ КОДОВ ДЛИННОЕ.

2. Если оба условия выполняются, необходимо исключить информацию о событиях выборки команды и изменения в регистре.

3. Если оба условия выполняются и событие состоит в изменении содержимого памяти, следует исключить информацию о событиях, когда текущий адрес операнда, в который засылается результат операции, принадлежит контролируемой области и значение счетчика для этого операнда не равно нулю.

4.9 Средства прямого управления

К средствам прямого управления относятся две команды - ПРЯМОЕ ЧТЕНИЕ и ПРЯМАЯ ЗАПИСЬ - и шесть сигнальных линий внешних прерываний. Средства прямого управления функционируют независимо от средств выполнения операций ввода-вывода. Команды прямого чтения и записи обеспечивают передачу отдельных байтов информации, используемых обычно для управления и синхронизации работы двух связанных между собой (с помощью кабельного соединения) процессоров или процессора и внешнего объекта. Каждая из шести внешних сигнальных линий при наличии в ней сигнала вызывает формирование условия внешнего прерывания.

4.10 Часы

Часы обеспечивают непрерывный отсчет истекшего времени и используются для указания даты и времени суток. Полный цикл часов составляет приблизительно 143 года.

В системах, где имеется более одного процессора, в зависимости от модели каждый процессор может иметь собственные часы либо несколько процессоров могут совместно пользоваться одними часами. В любом случае каждый процессор имеет доступ только к одним часам.

Часы представляют собой двоичный счетчик, имеющий следующий формат:

+--------------------------------------------+

¦ ¦ ¦

+--------------------------------------------+

0 51 52 63

Позиции битов в этих часах нумеруются с 0 до 63 и соответствуют битам числа с фиксированной точкой двойной длины без знака. Время изменяется путем добавления приращений к показаниям часов в соответствии с правилами арифметических операций над числами с фиксированной точкой без знака.

Обычно показание часов увеличивается путем прибавления единицы к содержимому бита 51 каждую микросекунду. В моделях с большей или меньшей разрешающей способностью единица прибавляется к содержимому какого-либо другого бита, причем с такой частотой, что скорость изменения показаний часов остается такой же, как и в случае прибавления единицы к содержимому бита 51 каждую секунду. Разрешающая способность часов такова, что скорость изменения их показаний сравнима со скоростью выполнения команд в данной модели.

Когда в мультипроцессорной системе имеется несколько часов, работа их синхронизируется и все они изменяют свои показания с одинаковой скоростью.

Перенос из бита 0, возникающий при увеличении показания часов, игнорируется, и счет продолжается с нуля. Такое переполнение не вызывает оповещения программы и не приводит к формированию условия прерывания.

При нормальной работе системы никакие операции или события не влияют на работу часов и не накладывают на нее запрета. Часы идут и в тех случаях, когда процессор находится в состоянии “ожидание” или “стоп” или когда работа ведется в покомандном режиме, в режиме выполнения по тактам или в режиме контроля. На работу часов не влияют сброс процессора, начальный сброс процессора, программный сброс, начальный программный сброс с очисткой, а также выполнение процедуры начальной загрузки. В некоторым моделях часы могут также идти при выключенном питании процессора.

Различаются следующие состояния часов: выставлены, не выставлены, стоп, неисправны и отключены. В зависимости от состояния часов устанавливается тот или иной признак результата при выполнении команды ЗАПИСЬ В ПАМЯТЬ ПОКАЗАНИЯ ЧАСОВ. О часах говорят, что они идут, когда они выставлены и когда они не выставлены.

Часы отключены, если выключено их питание или они переведены в состояние, необходимое для технического обслуживания. Возможность отключения часов определяется моделью.

При включении питания часов их показание устанавливается равным 0 и они переходят в состояние “не выставлены”. Если часы не выставлены, то при выполнении команды ЗАПИСЬ В ПАМЯТЬ ПОКАЗАНИЯ ЧАСОВ устанавливается признак результата, равный 1.

Часы останавливаются (переходят в состояние “стоп”), если в результате выполнения команды ВЫСТАВИТЬ ЧАСЫ устанавливается какое-либо значение показаний часов. Это происходит при условии, что во время выполнения указанной команды не обнаруживается никаких особых случаев и переключатель часов на пульте управления находится в положении, разрешающем выставить часы. Часы могут перейти в состояние “стоп” из состояний “выставлены”, “не выставлены” или “неисправны”. Если часы стоят, их показание не изменяется, при этом в результате выполнения команды ЗАПИСЬ В ПАМЯТЬ ПОКАЗАНИЯ ЧАСОВ записывается показание остановленных часов и устанавливается признак результата, равный 3. Эта операция отличается от аналогичной операции для отключенного состояния, при которой признак результата также устанавливается равным 3, тем, что в отключенном состоянии в память записывается нулевое значение.

Часы переходят в состояние “выставлены” только из состояния “стоп”. Этим переходом управляет бит синхронизации часов, а именно бит 2 управляющего регистра 0. Исходное значение этого бита равно нулю. Если значение этого бита равно нулю или средства синхронизации часов в данной установке не установлены, часы переходят в состояние “выставлены” после завершения выполнения команды ВЫСТАВИТЬ ЧАСЫ. Если же этот бит установлен в единицу, часы остаются в состоянии “стоп” до тех пор, пока этот бит не будет установлен в нуль или пока показание каких-нибудь других идущих часов в мультипроцессорной системе не примет значение, при котором в битах 32-63 будут содержаться одни нули. Изменение показания часов начинается с момента поступления первого импульса после того, как часы переведены в состояние “выставлены”. Если в битах 32-63 установлены все нули и часы перешли в состояние “выставлены” по сигналу других часов, то биты 32-63 этих двух часов начинают изменяться синхронно. При выполнении команды ВЫСТАВИТЬ ЧАСЫ признак результата получает значение 0, когда устанавливается показание часов, независимо от того, останутся ли часы стоять или будут выставлены после завершения выполнения команды.

Часы переходят в неисправное состояние, если обнаружен сбой, который, по всей вероятности, повлиял на правильность показания часов. Всякий раз, когда часы переходят в это состояние, возникает условие прерывания от схем контроля машины, связанное с неисправностью средств отсчета времени. Если часы неисправны, то при выполнении команды ЗАПИСЬ В ПАМЯТЬ ПОКАЗАНИЯ ЧАСОВ устанавливается признак результата, равный 2.

Показание часов может быть получено с помощью команды ЗАПИСЬ В ПАМЯТЬ ПОКАЗАНИЯ ЧАСОВ. При выполнении этой команды текущее 64-битовое показание часов записывается в основную память. Выполнение этой команды связано со специальной блокировкой, заключающейся в том, что последующие выполнения этой команды в данном процессоре или в каких-либо других процессорах не дают того же показания часов при условии, что часы идут. В мультипроцессорных системах для предотвращения записи в память повторяющих друг друга показаний часов может быть предусмотрена запись в память дополнительных битов низшего порядка по отношению к битам, определяющим разрешающую способность часов. Эти биты не записываются, когда часы стоят или отключены. Если не считать этих дополнительных битов, показание часов определяется только битами, которые могут получать приращения. На место младших битов, не входящих в показание часов, в память записываются нули.

Заданное показание может устанавливаться в часах с помощью команды ВЫСТАВИТЬ ЧАСЫ. При выполнении этой команды текущее показание часов замещается операндом, заданным в команде. Изменение показания часов с помощью команды ВЫСТАВИТЬ ЧАСЫ возможно только в том случае, когда переключатель часов на пульте управления системы находится в положении, разрешающем изменение показания часов. В мультипроцессорной системе переключатели часов объединяются по схеме ИЛИ, т.е. изменение содержимого часов какого-либо процессора разрешается, если в этом или в каком-нибудь другом процессоре переключатель часов разрешает изменение. Таким образом, оператор может разрешить установку всех часов в системе, используя переключатель часов какого-нибудь одного процессора.

В системе, где несколько процессоров могут обращаться к одним и тем же часам, предусмотрена специальная блокировка, связанная с командой ВЫСТАВИТЬ ЧАСЫ. Она заключается в том, что при выполнении команды изменяются сразу все показания часов; например, если выполнение команды ВЫСТАВИТЬ ЧАСЫ началось одновременно в двух процессорах, то в результате этого в часах будет установлено либо одно, либо другое полное значение. Если в одном процессоре выполняется команда ВЫСТАВИТЬ ЧАСЫ, а в другом одновременно - команда ЗАПИСЬ В ПАМЯТЬ ПОКАЗАНИЯ ЧАСОВ, то в результате будет получено либо полное старое показание, либо полное новое. В этой же ситуации в результате выполнения команды ЗАПИСЬ В ПАМЯТЬ ПОКАЗАНИЯ ЧАСОВ может быть получен признак результата, говорящий о том, что часы стоят, хотя бит синхронизации часов равен нулю. Так как показание часов начинает возрастать с некоторым запаздыванием по отношению к моменту перехода часов в состояние “выставлены”, при выполнении команды ЗАПИСЬ В ПАМЯТЬ ПОКАЗАНИЯ ЧАСОВ сразу после перехода часов в это состояние может быть получено первоначальное показание, внесенное командой ВЫСТАВИТЬ ЧАСЫ.

Замечания по программированию

К содержимому бита 31 единица прибавляется каждые 1,048576 с. Следовательно, для целей измерения времени в применениях, предусматривающих участие человека, старшая половина слова показания часов обеспечивает достаточную разрешающую способность.

Для обеспечения совместимости при переходе от одной системы к другой необходимо установить стандартное начало отсчета времени (начало “эпохи”), т.е. календарную дату и время, которым соответствует показание часов, равное нулю. В качестве стандартного начала отсчета рекомендуется принять момент времени, соответствующий 0 ч по Гринвичу 1 января 1900 г. Следует отметить, что некоторые более ранние системы обеспечения часов не были привязаны к этому стандартному началу отсчета. В программе, использующей показания часов для определения времени суток и даты, возможно, потребуется определить, какая система обеспечения часов применяется. При стандартном начале отсчета в бит 0 была установлена 1 в 11 ч 56 м 53,685248 с по Гринвичу 11 мая 1971 г. Следовательно, в большинстве случаев программа может проверить старший бит, чтобы определить, соответствует ли показание часов стандартной системе отсчета.

Поскольку сигнал синхронизации обеспечивается оператором, часы не могут быть поставлены абсолютно точно и младшие биты часов, показывающие доли секунд, нельзя использовать для указания точного времени. Однако эти биты позволяют измерять истекшие промежутки времени с высокой разрешающей способностью.

4.11 Компаратор

Компаратор дает возможность вызвать прерывание, как только показание часов превысит значение, заданное программой.

В мультипроцессорной системе каждый процессор имеет собственный компаратор.

Формат компаратора совпадает с форматом часов. Обычно в компараторе используются биты 0-47, которые сравниваются с соответствующими битами в часах. В некоторых моделях для повышения разрешающей способности производится сравнение более чем 48 битов. Если разрешающая способность часов меньше разрешающей способности компаратора, то содержимое компаратора сравнивается с таким показанием часов, которое записывается в память в случае выполнения команды ЗАПИСЬ В ПАМЯТЬ ПОКАЗАНИЯ ЧАСОВ.

Компаратор вызывает внешнее прерывание с кодом прерывания 1004 (шестнадцатеричное представление). Запрос на прерывание от компаратора имеет место всякий раз, когда:

-- часы идут и значение в компараторе меньше показания той части часов, которая принимает участие в сравнении. При этом оба сравниваемых значения рассматриваются как двоичные величины без знака;

-- компаратор имеется в данной установке, а часы неисправны или отключены.

Запрос на прерывание от компаратора не сохраняется, когда значение компаратора становится равным или большим показания часов либо когда эти часы выводятся из неисправного или отключенного состояния.

Содержимое компаратора может быть проверено с помощью команды ЗАПИСЬ В ПАМЯТЬ ЗНАЧЕНИЯ КОМПАРАТОРА, и в него может быть внесено конкретное значение с помощью команды УСТАНОВИТЬ КОМПАРАТОР.

В исходном состоянии компаратор устанавливается в нуль.

Замечания по программированию

При выполнении команды ЗАПИСЬ В ПАМЯТЬ ПОКАЗАНИЯ ЧАСОВ в память может быть записано показание, превышающее значение компаратора, даже если прерывание от компаратора разрешено. Это происходит потому, что в период от начала выполнения команды и до обращения к часам показание часов может быть увеличено один или несколько раз. Тем не менее в такой ситуации прерывание произойдет после завершения выполнения команды.

Запрос на прерывание от компаратора будет иметь место все время, пока значение компаратора остается меньшим показания часов или пока часы отключены или неисправны. Учитывая это, необходимо после прерывания от компаратора либо изменить его содержимое, либо установить маску компаратора равной нулю, причем сделать это нужно прежде, чем будут разрешены внешние прерывания. В противном случае возникает цикл внешних прерываний.

4.12 Таймер CPU

Таймер CPU предназначен для измерения истекшего времени работы процессора; он вызывает прерывание, как только истекает заранее заданный интервал времени.

В мультипроцессорной системе каждый процессор имеет собственный таймер CPU.

Таймер CPU представляет собой двоичный счетчик, формат которого совпадает с форматом часов, за исключением того, что бит 0 рассматривается в качестве бита знака. Обычно содержимое таймера уменьшается путем вычитания единицы из значения бита 51 каждую микросекунду. В моделях с большей или меньшей разрешающей способностью единица вычитается из содержимого какого-либо другого бита, причем с такой частотой, что скорость уменьшения значения в таймере CPU остается такой же, как в случае вычитания единицы из содержимого бита 51 каждую микросекунду. Разрешающая способность таймера CPU такова, что скорость изменения значения сравнима со скоростью выполнения команд в данной модели.

Таймер CPU вызывает внешнее прерывание с кодом прерывания 1005 (шестнадцатеричное значение). Запрос на прерывание от таймера CPU поступает всякий раз, когда в нем содержится отрицательное значение (бит 0 равен единице). Запрос на прерывание от таймера CPU не сохраняется, если содержимое таймера CPU становится положительным.

Если одновременно работает таймер CPU и идут часы, то скорости изменения их значений одинаковы. Обычно одновременная работа с процессором системы ввода-вывода не влияет на последовательное изменение значений таймера CPU. Однако в некоторых моделях во время интенсивной работы ввода-вывода и при наличии других аналогичных ситуаций таймер CPU может быть остановлен. В таких случаях таймер CPU дает более точное значение времени процессора, затраченного на выполнение программы, чем в случае продолжения работы этого таймера. Содержимое таймера CPU уменьшается, когда процессор выполняет команды, во время состояния “ожидание” и во время начальной загрузки программы. Его содержимое изменяется, когда процессор находится в состоянии “стоп”. Если переключатель рода работы на пульте управления системой находится в положении, соответствующем покомандной работе, содержимое таймера CPU уменьшается только в тот период времени, в течение которого процессор действительно выполняет какой-либо элемент операции. Возможность изменения содержимого таймера в тех случаях, когда часы неисправны или отключены или когда процессор находится в состоянии “стоп при сбое”, зависит от конкретной модели.

Содержимое таймера CPU может быть проверено с помощью команды ЗАПИСЬ В ПАМЯТЬ ЗНАЧЕНИЯ ТАЙМЕРА CPU и в него может быть внесено конкретное значение с помощью команды УСТАНОВИТЬ ТАЙМЕР CPU.

В исходном значении таймер CPU устанавливается в нуль.

Замечания по программированию

При выполнении команды ЗАПИСЬ В ПАМЯТЬ ЗНАЧЕНИЯ ТАЙМЕРА CPU в память может быть записано отрицательное значение, даже если прерывание от таймера CPU разрешено. Это происходит потому, что между началом выполнения команды и моментом обращения к таймеру CPU его значение может быть уменьшено один или несколько раз. Тем не менее в такой ситуации прерывание произойдет после завершения выполнения команды.

Запрос на прерывание от таймера CPU не сохраняется, когда в нем устанавливается положительное значение, и это снимает проблему нежелательных прерываний. Такие прерывания могут произойти, если между моментом записи в память старого значения и моментом установки нового прерывания были запрещены, а значение в таймере CPU сменилось с положительного на отрицательное.

Запрос на прерывание от таймера CPU действует в течение всего времени, пока содержимое таймера CPU отрицательно, а не только тогда, когда положительное значение меняется на отрицательное. Поэтому перед установкой нового значения в таймер CPU не нужна проверка того, что это значение положительно. Ранее записанное в память содержание таймера CPU могло бы оказаться отрицательным, если бы между моментом прерывания, не связанным с таймером CPU, и моментом записи значения из таймера CPU внешние прерывания были запрещены, а положительное значение содержимого таймера CPU сменилось на отрицательное.

Наличие постоянного запроса на прерывание от таймера CPU в случае отрицательного значения его содержимого означает, что после выполнения прерывания от таймера CPU необходимо изменить его содержимое либо установить маску таймера CPU равной нулю, причем сделать это нужно прежде, чем будут разрешены внешние прерывания. В противном случае возникает цикл внешних прерываний.

Таймер CPU в сочетании с соответствующей программой может служить в качестве часов, показывающих время выполнения последовательности команд в процессоре, а также в качестве интервального таймера CPU.

Значение времени выполнения какой-либо последовательности команд, полученное при измерении, может зависеть от действия таких факторов, как приостановка работы процессора при операциях ввода-вывода, удаленность блоков памяти, и от использования буферной памяти, динамической переадресации и повторения команд. Отсюда следует, что повторные измерения для той же самой последовательности команд на той же самой установке могут дать иные значения.

4.13 Интервальный таймер

Интервальный таймер занимает 32-битовое слово в ячейке 80 реальной основной памяти и имеет следующий формат:

+-------------------------------------------+

¦S¦ ¦ ¦

+-------------------------------------------+

0 1 23 24 31

В мультипроцессорной системе у каждого процессора имеется свой интервальный таймер.

Интервальный таймер представляет собой двоичный счетчик, содержимое которого рассматривается как целое число со знаком и обрабатывается по правилам арифметических операций с фиксированной точкой. Обычно значение в таймере уменьшается путем вычитания единицы из содержимого бита 23 через каждую 1/300 с. В некоторых моделях повышенная разрешающая способность при измерении времени может быть достигнута с помощью битов 24-31. При этом вычитание производится из содержимого одного из указанных битов с более высокой частотой. В любом случае частота подбирается таким образом, чтобы изменение значения в бите 23 происходило с частотой 300 Гц. Полный цикл таймера составляет приблизительно 15,5 ч.

Интервальный таймер вызывает внешнее прерывание. При этом бит 8 кода прерывания устанавливается равным единице, а биты 0-7 - равными 0. Биты 9-15 также равны 0 при условии, что одновременно не будет зафиксировано еще какое-нибудь условие прерывания.

Запрос на прерывание от интервального таймера возникает всякий раз, когда положительное значение содержимого таймера, включая нуль, сменяется отрицательным. Запрос на прерывание хранится в процессоре до тех пор, пока не произойдет прерывание от интервального таймера или пока не будет выполнен сброс. Переполнение, возникающее при переходе содержимого таймера от наибольшего отрицательного числа к наибольшему положительному, не принимается во внимание.

Рабочая частота таймера не обязательно синхронизирована с частотой электросети или часов, и допуск ее колебания не обязательно связан с допуском на колебания частоты электросети или часов.

Содержимое таймера изменяется с соответствующей частотой в те периоды времени, когда другие операции в системе позволяют это делать. Изменение происходит только в периоды между выполнением команд. Исключение составляют прерываемые команды, например, команда ПЕРЕСЫЛКА ДЛИННАЯ. В таких случаях продвижение таймера может происходить во время выполнения команды. Обновленное значение в таймере обычно доступно в конце выполнения каждой команды. Если выполнение команды или какой-либо другой процесс в системе вызывает задержку продвижения таймера больше чем на один период, то содержимое таймера может быть уменьшено более чем на одну единицу в одном цикле продвижения, причем конкретная величина этого изменения зависит от величины задержки и от размера буферной памяти таймера. Продвижение таймера может не происходить в тех случаях, когда при передаче данных во время операции ввода-вывода величина потока информации оказывается близкой к пределу пропускной способности памяти, когда канал, использующий оборудование процессора и работающий в монопольном режиме, блокирует работу процессора или когда время выполнения команды ПРЯМОЕ ЧТЕНИЕ слишком велико. Программа не оповещается о тех случаях, когда отсутствие продвижения приводит к потере отсчета реального времени.

Доступ к значению содержимого таймера осуществляется путем выборки слова из ячейки 80 в качестве операнда при условии, что ячейка не защищена от выборки. Все 32 бита содержимого таймера можно изменить в любое время, записав новое значение в ячейку 80. Если эта ячейка защищена, то любая попытка изменить содержимое таймера вызывает программное прерывание по защите. Содержимое таймера при этом остается без изменения.

Существует возможность изменения содержимого таймера без потери отсчета реального времени. Для этого необходимо поместить новое значение в ячейки 84-87 и затем с помощью команды ПЕРЕСЫЛКА сдвинуть байты 80-87 в ячейки 76-83. Таким образом, в одной и той же операции в таймер устанавливается новое значение, а в ячейки 76-83 помещается старое значение. В команде ПЕРЕСЫЛКА могут быть заданы ячейки 76-87 путем использования реальных адресов 76-87 либо любых логических адресов, которые преобразуются в указанные реальные.

Если другой процессор или какой-либо канал производит выборку содержимого таймера или же это содержимое используется в качестве команды, результат заранее предсказать нельзя. Аналогично запись в ячейку 80, сделанная каналом или другим процессором, приводит к тому, что содержимое таймера становится неопределенным.

Значение в таймере не уменьшается, если процессор не находится в состоянии “работа” или если переключатель рода работы на пульте управления системы установлен в положение, соответствующее покомандной работе.

Замечания по программированию

Интервальный таймер вместе с соответствующей программой может выполнять одновременно функции часов истинного времени и функции измерения временных интервалов.

Если для получения текущего значения и для последующей установки в таймер нового значения по описанному выше способу используется не команда ПЕРЕСЫЛКА, а какое-либо другое средство, включая команду ПЕРЕСЫЛКА ДЛИННАЯ или две отдельные команды, то программа может потерять отсчет времени, если изменение содержимого таймера произойдет в период между выборкой и записью в память.

Если показание интервального таймера необходимо записать во внешнее устройство, программа должна сначала переслать содержимое таймера в какую-нибудь ячейку памяти, к которой в дальнейшем будет сделано обращение при операции ввода-вывода. Если канал производит выборку значения непосредственно из ячейки 80, то результат будет неопределенным.

4.14 Операции, вызываемые внешним управлением

Сбросы

Предусматриваются два типа операций сброса, относящихся к процессору: сброс процессора и начальный сброс процессора. Различные комбинации операций сброса процессора с операцией сброса системы ввода-вывода и очисткой памяти обеспечивают три типа общих сбросов: программный сброс, начальный программный сброс и сброс с очисткой. В табл. 4.4 дается краткое описание действий, требующихся для организации каждого типа сброса системы. Сброс при включении питания выполняется как часть процедуры включения питания.

Таблица 4.4. Выполнение сбросов системы вручную

Кнопка	Положение переключателя очистки	Выполняемая функция 1
		Процессор, на пульте которого нажата кнопка	Другие процессоры мультипроцессорной системы
Кнопка общего сброса при отсутствии средства записи состояния	Нормальное	Начальный программный сброс	-2
при наличии средства записи состояния	Нормальное	Программный сброс	Программный сброс
Кнопка общего сброса системы	Очистка	Сброс с очисткой	Сброс с очисткой
Кнопка загрузки	Нормальное	Начальный программный сброс, за которым следует начальная загрузка программы	Программный сброс
Кнопка загрузки	Очистка	Сброс с очисткой, за которым следует начальная загрузка программы	Сброс с очисткой
1 Нажатие кнопки общего сброса или кнопки загрузки может вызвать изменения в конфигурации, включая изменения в связях с каналами, блоками памяти или другими процессорами. 2 Эта ситуация не может возникнуть, поскольку средство записи состояния предусматривается в каждом процессоре, оборудованном для мультипроцессорного режима.

Сброс процессора при минимальном разрушении информации обеспечивает очистку указателей сбоев оборудования и устранение неопределенности в состоянии процессора, которая могла возникнуть в результате таких ошибок.

Сброс процессора применяется, в частности, для сброса указателей, появившихся в результате ошибок, если необходимо сохранить состояние системы для анализа или возобновления работы.

При начальном сбросе процессора выполняются те же самые функции и, кроме того, производится установка управляющих полей в исходное состояние. В частности, при этом сбросе в исходное состояние устанавливаются регистр префикса и управляющие регистры, поскольку эти регистры требуются при выполнении начальной загрузки программы.

Программный сброс и начальный программный сброс подразумевают выполнение сброса процессора или начального сброса процессора соответственно и, кроме того, выполнение сброса системы ввода-вывода.

При сбросе с очисткой выполняется начальный программный сброс, а также устанавливаются в исходное состояние или очищаются все регистры и ячейки памяти, содержимое которых разрешается изменять программными средствами. Такая очистка полезна при отладке программ и для предотвращения утечки секретной информации пользователей.

Сброс при включении питания устанавливает в исходное состояние все управляющие поля и либо сбрасывает в 0 регистры и ячейки памяти, которые не сохраняют содержимого при включении питания с обеспечением установки допустимых контрольных кодов, либо же только формирует для них допустимые контрольные коды. Эта процедура устраняет возможность возникновения машинных ошибок из-за случайных значений, внесенных в систему при включении питания.

Сброс процессора

При сбросе процессора выполняются следующие действия.

1. Прекращается выполнение текущей команды или другой последовательности действий, например прерывания, и сбрасываются все условия возможного программного прерывания или прерывания при обращении к супервизору.

2. Сбрасываются условия прерываний от внешних источников, хранящиеся в ожидании обработки.

3. Сбрасываются условия прерывания от схем контроля машины, хранящиеся в ожидании обработки, а также указатели ошибок.

4. Очищается буфер быстрой переадресации.

5. Очищаются все буферы, содержащие предварительно выбранные команды и операнды или предназначенные для записи в память результаты.

6. После завершения всех перечисленных выше действий процессор переходит в состояние “стоп”.

Подробное описание воздействия этого сброса на другие компоненты системы приводится в табл. 4.5.

Табл. 4.5. Действия при сбросах

Части системы, на которые действует сброс	Виды сбросов
	Сброс процессора	Программный сброс	Начальный сброс процессора	Начальный программный сброс	Сброс с очисткой	Сброс при включении питания
Состояние процессора	S	S	S	S1	S1	S
Подключенные каналы	N	R	N	R	R	R
PSW	U/V	U/V	C2	C1,2	C1,2	C2
Таймер CPU	U/V	U/V	C	C	C	C
Префикс	U/V	U/V	C	C	C	C
Компаратор	U/V	U/V	C	C	C	C
Управляющие регистры	U/V	U/V	I	I	I	I
Общие регистры	U/V	U/V	U/V	U/V	C/V	C/X
Регистры с плавающей точкой	U/V	U/V	U/V	U/V	C/V	C/X
Ключи памяти	U	U	U	U	C	C/X3
Основная память энергозависимого типа	U	U	U	U	C	C/X3
Основная память энергонезависимого типа	U	U	U	U	C	U
Часы	U4	U4	U4	U4	U4	C3
1 Если после сброса в данном процессоре выполняется процедура начальной загрузки программы, то процессор не переходит в состояние “стоп” и в PSW не обязательно устанавливается нулевое содержимое. 2 После установки нулевого содержимого в PSW считается, что в процессоре задан режим BC. Значения кода длины команды и кода прерывания остаются неопределенными, так как эти значения не сохраняются при установке нового PSW. 3 Если для этих компонентов предусмотрены отдельные источники питания, указанное действие производится только тогда, когда включается питание именно для данного компонента. 4 Обращение к часам с помощью команды ЗАПИСЬ В ПАМЯТЬ ПОКАЗАНИЯ ЧАСОВ во время выполнения сброса не нарушает работу часов. Обозначения. S-- выполняется сброс процессора. После завершения сброса процессор переходит в состояние “стоп”. N-- сброс не влияет на состояние канала, и условия прерывания ввода-вывода сохраняются. Это справедливо и в том случае, если процессор перед сбросом находился в состоянии “стоп”. Если выполнение функции сброса в процессоре начинается в то время, когда процессор выполняет команду ввода-вывода, прерывание ввода-вывода или начальную загрузку программы, то связь процессора с каналом может быть прекращена и о состоянии канала, подканала и внешнего устройства в этом случае ничего заранее сказать нельзя. Условие прерывания ввода-вывода может быть сброшено либо может возникнуть дополнительное условие прерывания ввода-вывода. R-- выполняется сброс системы ввода-вывода во всех подключенных каналах, и условия прерывания ввода-вывода, хранящиеся в ожидании обработки, сбрасываются. Во время этого сброса посылается сигнал общего сброса всем контроллерам и внешним устройствам, подключенным к каналу. U-- содержимое, включая контрольные коды в контролируемых блоках, остается без изменения при условии, что во время выполнения сброса отсутствовали обращения к данному компоненту. В противном случае нельзя сказать заранее, каким будет его содержимое после сброса. U/V-- содержимое остается без изменения при условии, что во время сброса отсутствовали обращения к данному компоненту. Однако в некоторых моделях в контролируемых блоках может быть установлен допустимый код. Если во время сброса производились обращения к данному компоненту, то нельзя сказать заранее, каким будет его содержимое после сброса. Cустанавливается нулевое содержимое с допустимым кодом в контролируемых блоках. C/Vформируется допустимый код в контролируемых блоках. Обычно содержимое устанавливается равным нулю, но в некоторых моделях оно может быть оставлено без изменения. I-- устанавливается исходное значение содержимого с допустимым кодом в контролируемых блоках.

Сброс процессора выполняется как часть сброса системы каждого из трех типов; кроме того, он выполняется в том случае, когда получен приказ о сбросе процессора, заданный в команде СИГНАЛ ПРОЦЕССОРУ. Для выполнения сброса процессора в некоторых процессора предусмотрены средства управления, зависящие от модели.

Начальный сброс процессора

Начальный сброс процессора вызывает выполнение сброса процессора и, кроме того, перед тем, как процессор переходит в состояние “стоп”, выполняются следующие действия:

-- содержимое PSW, регистра префикса, таймера CPU и компаратора устанавливается равным 0 с допустимым кодом в контролируемых блоках;

-- управляющие регистры устанавливаются в исходное состояние с допустимым кодом в контролируемых блоках.

Так как при начальном сбросе процессора содержимое PSW устанавливается в 0, формат PSW будет соответствовать режиму BC. Значения кода длины команды и кода прерывания остаются неопределенными, так как эти значения не сохраняются при установке нового PSW.

Подробное описание воздействия этого сброса на другие компоненты системы приводится в табл. 4.5.

Начальный сброс процессора является частью начального программного сброса и сброса с очисткой; кроме того, он выполняется в том случае, когда получен приказ о начальном сбросе процессора, заданный в команде СИГНАЛ ПРОЦЕССОРУ. Для выполнения начального сброса процессора в некоторых процессорах предусмотрены средства управления, зависящие от модели.

Сброс системы ввода-вывода

При общем сбросе ввода-вывода выполняются функции сброса в канале. В частности, сбрасываются условия прерывания ввода-вывода, хранящиеся в ожидании обработки, и сигнал общего сброса посылается всем контроллерам и внешним устройствам, подключенным к каналу.

Воздействие сброса системы на контроллеры и внешние устройства и состояния, в которые переводятся эти устройства в результате сброса, описываются в соответствующей публикации Библиотеки системы (SL) или Справочной библиотеки системы (SRL). В любом случае сброс системы прекращает только те функции разделенного контроллера и внешнего устройства, которые связаны с работой процессора, пославшего сигнал сброса.

Общий сброс ввода-вывода является частью сброса системы каждого из трех типов и обычно не может быть выполнен самостоятельно.

Программный сброс

Программный сброс складывается из сброса процессора и сброса системы ввода-вывода во всех каналах, подключенных к данному процессору. Подробное описание воздействия этого сброса на другие компоненты системы приводится в табл. 4.5.

Выполнение функции программного сброса в некотором процессоре может быть вызвано следующими причинами.

1. В моделях, имеющих средство записи состояния, - нажатием кнопки общего сброса системы на пульте данного процессора при условии, что переключатель очистки находится в нормальном положении.

2. В мультипроцессорной системе - нажатием кнопки общего сброса или кнопки загрузки на пульте любого другого процессора, входящего в данную конфигурацию, при условии, что переключатель очистки системы находится в нормальном положении.

3. В случае, когда рассматриваемый процессор получил приказ о программном сбросе, заданный в команде СИГНАЛ ПРОЦЕССОРУ.

Начальный программный сброс

Начальный программный сброс включает начальный сброс процессора и сброс системы ввода-вывода во всех каналах, подключенных к данному процессору. Подробное описание воздействия этого сброса на другие компоненты системы приводится в табл. 4.5.

Выполнение функции начального программного сброса в некотором процессоре может быть вызвано следующими причинами.

1. В моделях, не имеющих средства записи состояния, - нажатием кнопки общего сброса системы на пульте данного процессора при условии, что переключатель очистки находится в нормальном положении.

2. Нажатием кнопки загрузки на пульте данного процессора при условии, что переключатель очистки находится в нормальном положении (в этом случае после начального программного сброса сразу же выполняется начальная загрузка программы).

3. В случае, когда данный процессор получил приказ о начальном программном сбросе, заданный в команде СИГНАЛ ПРОЦЕССОРУ.

Сброс с очисткой

При сбросе с очисткой производится начальный сброс процессора, сброс системы ввода-вывода во всех каналах, подключенных к данному процессору, и устанавливается нулевое содержимое с допустимыми кодами в контролируемых блоках в той части основной памяти и ключей памяти, которая подключена к данному процессору. Кроме того, в общих регистрах и в регистрах с плавающей точкой в контролируемых блоках формируется допустимый код. В большинстве моделей содержимое этих регистров устанавливается равным нулю; в некоторых моделях содержимое регистров остается без изменения, за исключением того, что в контролируемых блоках формируется допустимый код.

Подробное описание воздействия сброса с очисткой на другие компоненты системы приводится в табл. 4.5.

Выполнение функции сброса с очисткой в некотором процессоре может быть вызвано следующими причинами.

1. Нажатием кнопки общего сброса системы на пульте данного процессора при условии, что переключатель очистки находится в положении, разрешающем очистку.

2. Нажатием кнопки загрузки на пульте данного процессора при условии, что переключатель очистки находится в положении, разрешающем очистку (в этом случае после сброса с очисткой сразу же выполняется начальная загрузка программы).

3. В случае мультипроцессорной системы выполнением какого-либо из перечисленных выше действий на пульте любого другого процессора, входящего в данную конфигурацию.

Замечания по программированию

Для того чтобы при сбросе процессора или при начальном сбросе процессора не были затронуты поля, содержимое которых должно остаться без изменения, процессор во время сброса обязан находиться в состоянии, в котором команды не выполняются и все прерывания запрещены. Вся работа в процессоре, за исключением работы интервального таймера, таймера CPU и компаратора, а также возможности выполнения прерывания от схем контроля, может быть остановлена путем перевода процессора в состояние “ожидание” с запрещением прерываний ввода-вывода и прерываний от внешних источников. Чтобы исключить возможность осуществления сброса процессора во время работы средств отсчета времени или во время выполнения прерывания от схем контроля машины, необходимо обеспечить, чтобы процессор находился в состоянии “стоп”.

Выполнение сброса процессора не оказывает влияния на работу часов и их показание.

При сбросе с очисткой во всех битах интервального таймера устанавливаются нули.

Условия, при которых процессор переходит в состояние “стоп при сбое”, зависят от модели и включают в себя сбои, препятствующие завершению текущей операции. В любом случае отсюда следует, что если сброс процессора или начальный сброс процессора происходит тогда, когда он находится в состоянии “стоп при сбое”, то нельзя полностью гарантировать неискаженное содержимое PSW, адресуемых регистров и ячеек памяти, включая ключи памяти, к которым были обращения во время возникновения ошибки.

Сброс при включении питания

Сброс при включении питания для некоторого компонента вычислительной установки выполняется как часть процесса включения питания для этого компонента.

Процедуры включения питания для часов, основной памяти и каналов могут являться частью процедуры включения питания для процессора или могут выполняться отдельно. Ниже описываются сбросы при включении питания, выполняемые в процессоре, часах и в основной памяти. Описание сбросов при включении питания, относящихся к каналам, контроллерам и внешним устройствам, можно найти в гл. 13 и в соответствующих материалах, имеющихся в публикациях SL и SRL.

Сброс процессора при включении питания

При этом сбросе производится начальный сброс процессора и сброс системы ввода-вывода во всех каналах, подключенных к данному процессору. В общих регистрах и регистрах с плавающей точкой формируется допустимый код в контролируемых блоках. В большинстве моделей содержимое этих регистров устанавливается равным нулю; в некоторых моделях о содержимом регистров ничего нельзя сказать заранее, за исключением лишь того, что код в контролируемых блоках будет допустимым.

Сброс часов при включении питания. При этом сбросе показание часов устанавливается равным нулю и часы переводятся в состояние “не выставлены”.

Сброс основной памяти при включении питания. При таком сбросе в основной памяти энергозависимого типа (т.е. такой, которая не сохраняет содержимого при выключении питания) в контролируемых блоках формируется допустимый код. То же самое делается и в ключах памяти. В большинстве моделей в памяти и в ключах устанавливается нулевое содержимое; в некоторых моделях о содержимом ничего сказать заранее нельзя, кроме того, что код в контролируемых блоках будет допустимым. В случае основной памяти энергонезависимого типа сброс при включении питания не изменяет ее содержимого и не формирует новый код в контролируемых блоках.

Запись состояния

Средство записи состояния обеспечивает:

-- изменение действия кнопки общего сброса в том случае, когда переключатель очистки находится в нормальном положении. Если средство записи состояния имеется в данной установке, то нажатие кнопки общего сброса вызывает программный сброс; при отсутствии этого средства выполняется начальный программный сброс;

-- выполнение функции записи состояния по инициативе оператора.

Операция записи состояния заключается в том, что содержимое текущего PSW и программно-доступных регистров помещается в постоянно распределенные ячейки основной памяти в пределах первых 512 байтов. В режиме BC значение кода длины команды в PSW не может быть предсказано заранее, а значение кода прерывания, записанное в память, будет равно нулю. Состояние тех битов управляющих регистров, которые не связаны ни с одним из установленных средств, также нельзя предсказать заранее. Если отсутствует таймер CPU, компаратор, регистр префикса или средство обработки чисел с плавающей точкой, то содержимое соответствующих ячеек основной памяти остается без изменения.

В табл. 4.6 перечисляются источники информации, заносимой в основную память при записи состояния, и приводятся длины и адреса полей, отведенных в основной памяти для этой информации.

Таблица 4.6. Постоянно распределенные ячейки памяти для записи состояния

Источники информации	Длина поля, байт	Абсолютный адрес 1
Таймер CPU	8	216
Компаратор	8	224
Текущее PSW	8	256
Префикс	4	264
Средства, зависящие от модели	4	268
Регистры с плавающей точкой 0-6	32	352
Общие регистры 0-15	64	384
Управляющие регистры 0-15	64	448
1 Десятичное значение адреса первого байта поля в абсолютной основной памяти.

Содержимое регистров не изменяется. Если во время операции записи состояния встречается ошибка, процессор переходит в состояние “стоп при сбое”.

Запись состояния может быть осуществлена оператором с пульта управления системой. Средства управления и процедуры, применяемые для этой цели, могут быть различными в разных моделях; для каждой модели они описываются в соответствующих публикациях SL. В мультипроцессорной системе операция записи состояния в некотором процессоре может быть осуществлена по приказу об останове и записи состояния, заданному в команде СИГНАЛ ПРОЦЕССОРУ.

Начальная загрузка программ

Начальная загрузка программ (IPL) позволяет начать обработку в тех случаях, когда содержимое основной памяти или PSW не подходит для работы.

Запуск начальной загрузки программы производится вручную. Для этого с помощью переключателей адреса устройства загрузки выбирается нужное внешнее устройство и затем нажимается кнопка загрузки. Нажатие этой кнопки вызывает выполнение операции сброса с очисткой или начального программного сброса в зависимости от того, в каком положении находится переключатель очистки. После этого начинается операция чтения на указанном устройстве ввода.

Операция чтения проводится так, как если бы была выполнена команда НАЧАТЬ ВВОД-ВЫВОД, определяющая внешнее устройство, адрес которого набран на переключателях адреса устройства загрузки, и использующая адресное слово канала (CAW), которое содержит нулевой ключ защиты и адрес CCW, равный нулю. Адрес, набранный на переключателях адреса устройства загрузки, дает 12 младших битов адреса устройства ввода; считается, что старшие биты равны нулю. Хотя адрес первой CCW, которая должна быть выполнена, принимается равным нулю, CCW, выполняемая на самом деле, задана неявно. В действительности эта CCW содержит: код команды “читать” с битами модификации, равными нулю; адрес данных, равный нулю; счетчик байтов, равный 24; флажок цепочки команд, равный 1; флажок подавления индикации неправильной длины, равный 1; флажок цепочки данных, равный нулю; флажок блокировки передачи в память, равный нулю, и флажок программно-управляемого прерывания, равный нулю. Следующая CCW, которая в результате действия цепочки команд выбирается из ячейки 8 или из ячейки 16, обрабатывается так же, как любая CCW в любой операции ввода-вывода за исключением лишь того, что флажок программно-управляемого прерывания игнорируется. Сказанное относится и ко всем последующим CCW, которые могут принимать участие в процедуре начальной загрузки программ.