Проектування цифрових систем з використанням логічного програмування

АНОТАЦІЇ

ЗАГАЛЬНА ХАРАКТЕРИСТИКА РОБОТИ

Актуальність роботи

Метою дисертації з практичної точки зору є, передусім, створення ефективних методів:

З метою перевірки результатів теоретичної роботи автор розробив систему розпізнавання часових діаграм і мову моделювання цифрових пристроїв і процесів. Цю мову автор використав пізніше на практиці для проектування складних цифрових систем, що призначені, головним чином, до застосування у цифровому супутниковому телебаченні.

В сфері символічного синтезу цифрових систем автор запропонував використання логічного програмування для автоматизації синтезу пристроїв, описаних за допомогою логічних секвентів. Такий підхід дозволив створити комплексний апарат синтезу, що охоплює проблему - від опису праці системи до декомпозиції кінцевого опису підгруп, які можна впроваджувати у фізичних елементах.

У частині, присвяченій трансляції специфікації пристроїв, автор наводить методи штучного інтелекту, що застосовуються в інших галузях, до галузей, зв`язаних з проектуванням і моделюванням цифрових пристроїв.

Крім того, автор представив в роботі відомі з літератури класичні методи специфікації і моделювання цифрових систем за допомогою логічного програмування в узагальненій і розширеній автором формі, завдяки чому отримано стисле і комплексне подання цілої тематики.

ЗмІст роботи

Розділ 2. Основні методи специфікації і моделювання цифрових систем

В розділі подані відомі з літератури класичні методи специфікації і моделювання цифрових систем за допомогою логічного програмування в узагальненій і розширеній автором формі. У розглянутих випадках логічне програмування використовується як мова специфікації так і моделювання. Опис пристроїв подано безпосередньо в формі клаузул або прологових термів, а їх властивості виводяться за допомогою безпосередньої логічної дедукції. Метою розділу є, з одного боку, представлення вище викладених методів, а з другого - подання основного механізму, на якому грунтується логічне програмування.

Розділ 3. Символічні операції

В розділі представлена проблема автоматичного перетворення логічних виразів, що використовуються в проектуванні цифрових пристроїв. Показано, що, завдяки декларативному характеру логічного програмування, автоматизація символічних перетворень може бути простою і натуральною. Сам опис проблеми, поданий в конвенції логічного програмування, є майже рівнозначним з його імплементацією, а окремі предикати є групами клаузул, кожна з яких відповідає визначеному правилу евристичного перетворення виразів і не залежить від рівня складності цього виразу.

Розділ 4. Автоматизація символічного синтезу цифрових систем

В розділі розглянуто спосіб використання логічного програмування для реалізації символічного синтезу цифрових систем, описаних за допомогою логічних секвентів.

Представлене рішення проблем автоматизації процесів: (а) нормалізації секвентів способом подібним до автоматичного доведення теорем з використанням правил логічних висновків, (б) мінімізації опису з використанням евристичних правил, (в) синтезу до вигляду, що відповідає структурі використовуваних елементів - символічне перетворення, (г) декомпозиції опису системи на підгрупи, які можна використовувати в окремих фізичних елементах - вживання механізму пошуку апарату висновків.

Метод символічного синтезу цифрових систем, поданий у цьому розділі, було використано в системі CAD LOGIC, призначеній для проектування цифрових елементів з використанням програмованих логічних структур.

Як вже було зазначено, у синтезі був застосований підрахунок логічних елементів секвентів. Відносно до цифрових систем можна припустити, що секвент є умовним поняттям, в якому “умова” визначена комбінацією вибраних вхідних сигналів. Наприклад, опис за допомогою секвентів 4-бітового регістру, що виконує операції: установлення на виходах одиниць, паралельний запис даних, зсув вліво і зсув вправо, можна представити в вигляді:

/s1*/s0 |- @q3*@q2*@q1*@q0,

/s1*s0 |- (x3->@q3)*(x2->@q2)*(x1->@q1)*(x0->@q0),

s1*/s0 |- (q2->@q3)*(q1->@q2)*(q0->@q1)*(вхЛ->@q0),

s1*s0 |- (вхПp->@q3)*(q3->@q2)*(q2->@q1)*(q1->@q0).

де:

x3, x2, x1, x0- паралельні входи,

вхЛ - послідовний вхід при зсуві вліво,

вхПp- послідовний вхід при зсуві вправо,

q3, q2, q1, q0 - виходи,

@- знак, передуючий виходам в наступному стані.

Головною частиною процесу проектування є перетворення початкового опису функціонування системи, поданого за допомогою секвентів, до вигляду, відповідного структурі елементів, передбачених для використання. Оскільки було прийнято, що будуть застосовуватись елементи PAL, завдання полягає у виділенні з секвентів знаків імплікації і рівнозначності, а також здійсненні таких перетворень, при яких кожний секвент відтворював би залежності вихідних сигналів від вхідних у вигляді, відповідному елементам PAL.

Цей процес можна реалізувати в три етапи. На першому етапі виконується так звана нормалізація секвентів шляхом вилучення з них всіх логічних поєднань. На другому - виконується мінімізація вихідних функцій. На третьому - проводиться синтез секвентів до вигляду, відповідного структурі систем PAL.

Наприклад, для групи секвентів:

/s1 * /s0 |- (a1->y1)*(a0->y0),

/s1 * s0 |- (b1->y1)*(b0->y0),

s1 * /s0 |- (c1->y1)*(c0->y0),

s1 * s0 |- y1 * y0.

нормалізація приводить до наступного виду:

a0 |- y0,s1,s0

a1 |- y1,s1,s0

b0,s0 |- y0,s1

b1,s0 |- y1,s1

c0,s1 |- y0,s0

c1,s1 |- y1,s0

s1,s0 |- y1

s1,s0 |- y0

Потім, з метою виконання мінімізації залежності вихідних сигналів від вхідних, необхідно, насамперед, перетворити секвенти таким чином, щоб вони явно виражали ті залежності. Для цього необхідно, щоб в другому члені виразу секвента залишилися тільки ті сигнали, які представляють результати операції:

a0,/s0,/s1 |- y0

a1,/s0,/s1 |- y1

b0, s0,/s1 |- y0

b1, s0,/s1 |- y1

c0,/s0, s1 |- y0

c1,/s0, s1 |- y1

s0,s1 |- y1

s0,s1 |- y0

На цій підставі після мінімізації утворюються наступні секвенти, що представляють можливі елементарні залежності вихідних сигналів від вхідних:

b0,s0 |- y0

b1,s0 |- y1

c0,s1 |- y0

c1,s1 |- y1

a0,/s0,/s1 |- y0

a1,/s0,/s1 |- y1

s0,s1 |- y1

s0,s1 |- y0

На черговому етапі синтезу виконується відповідне об'єднання секвентів таким чином, щоб отриманий запис відповідав безпосередньо структурі елементів PAL:

s0*s1 + a1*/s0*/s1 + c1*s1 + b1*s0 |- y1

s0*s1 + a0*/s0*/s1 + c0*s1 + b0*s0 |- y0

Останнім кроком (декомпозиція опису) є поділ секвентів на підгрупи, кожна з яких може бути використана в одному елементі PAL. Цей поділ повинен бути виконаний так, щоб забезпечити оптимальне використання елементів.

Найбільш важливими розділами синтезу є нормалізація секвентів і мінімізація опису. Нормалізацію секвентів можна виконати способом, подібним до автоматичного доведення теорем, якщо використати при цьому формальний математичний апарат у вигляді правил висновків Гентцена. Мінімізацію слід проводити евристичним способом, застосовуючи правила поглинання і відсікання. Нижче подані приклади обох зазначених груп правил, представлених у формальному запису (окремі грецькі літери означають пропоновані формули).

В даному розділі монографії подано спосіб автоматизації всіх описаних етапів синтезу. При цьому був використаний декларативний характер логічного програмування, проведена автоматизація виконання символічних операцій зі збереженням послідовності дій, як у випадку синтезу, проведеного мануально, тобто безпосередньо людиною, без використання комп'ютерних засобів. Найважливішою проблемою проведеної таким чином автоматизації є відповідна специфікація правил виконання перетворень. Завдяки використанню декларативного підходу сама специфікація цих правил є одночасно і їх реалізацією. Це вимагає, між іншим, такого визначення термів, щоб вони якомога точніше відображували спосіб запису секвентів, який був використаний при їх безпосередньому (мануальному) перетворенні. Мається на увазі, що секвент, представлено у вигляді списку формул і знаків логічного включення.

Відповідні терми можуть мати у цьому випадку наступний вигляд:

sequent = sequent_element*

sequent_element = formula ( formula_elements );

sequence_sign

Беручи до уваги прийняті визначення формули, а також застосовуючи рекуренцію, терми, що описують складові формули, можна представити у наступному вигляді:

formula_elements = formula_element*

formula_element = variable ( variableName );

negated_variable ( variableName );

conjunction ( conjunction_sign );

clause ( formula_elements );

negated_clause ( formula_elements )

variableName = symbol

conjunction_sign = symbol

При такому визначені термів запис секвентів, поданих на рис. 1, буде:

[ formula ( [ negated_variable ( "s1" ),

conjunction ( "*" ),

variable ( "s0" ) ] ),

sequence_sign,

formula ( [ clause ( [ variable ( "a1" ),

conjunction ( "->" ),

variable ( "y1" ) ] ),

conjunction ( "*" ),

clause ( [ variable ( "a0" ),

conjunction ( "->" ),

variable ( "y0" ) ] ) ] )]

Це правило повинно бути використане, якщо першою неелементарною формулою у секвента є формула, яка має тільки змінну зі знаком заперечення, або вираз зі знаком заперечення.

Нижче подано словесний опис способу застосування розглянутого правила, який використовується при мануальній реалізації.

1.Необхідно виділити в перетворюваному секвенті три наступні частини:

I - послідовність елементарних формул, існуючих перед розгляданою формулою, що має оператор заперечення (a),

II -формулу, що має елемент заперечення (/F),

III -решта частини секвента, що має знак логічного включення (G |- Q).

2. Частину I необхідно поєднати з частиною III.

3. У кінці послідовності, створеної в пункті 2, необхідно дописати формулу з частини II, позбавлену, проте, знака заперечення.

Клаузули, які відповідають поданому вище словесному опису, мають наступний вид:

для змінної:

rule ( PartI,

[ formula ( [ negated_variable ( Name ) ] )

| PartIII ],

NegationSign_in_predecesor, [ NewSequent ] )

:-

append ( PartI, PartIII, NewBeginning ),

append ( NewBeginning, [ formula ( [ variable ( Name ) ] ) ],

NewSequent ).

для виразу:

rule ( PartI,

[ formula ( [ negated_clause ( Content ) ] )

| PartIII ],

NegationSign_in_predecesor,

[ NewSequent ] )

:-

append ( PartI, PartIII, NewBeginning ),

append ( NewBeginning, [ formula ( [ clause ( Content ) ] ) ],

NewSequent ),

де предикат

rule ( sequent, sequent, sequentSide, sequents ),

має наступні параметри:

частина I перетворюваного секвента,

частина II і III,

бік секвента, з якого знаходиться знак заперечення,

результат використання правила.

Перший параметр, тобто послідовність елементарних формул на початку секвента, виділяється при використані допоміжної клаузули предикату

rule ( PartI, [ formula ( [ variable ( N ) ] ) | Rest ],

SequentSide, Result )

:-

append ( PartI, [ formula ( [ variable ( N ) ] ) ], NewPartI ),

rule ( NewPartI, Rest, SequentSide, Result ).

Як видно, запис правила докладно відповідає словесному опису, а єдиним додатковим предикатом, що застосовується в операційних частинах клаузул, є стандартний предикат append.

Аналогічно виконується решта правил синтезу, що по суті є автоматизацію усього описаного процесу.

Розділ 5. Перетворення опису цифрових систем

Цей розділ має допоміжний характер. Він присвячений проблемі перетворення (трансляції) описів цифрових систем.

В розділі використано приклад перетворення опису, поданого за допомогою списку поєднань у форматі Intergraph, до опису на мові VHDL.

Метод був використаний для конструювання описово-моделюючих правил мови моделювання Pro Waves, представлених в шостому розділі.

Розділ 6. Розпізнавання часових діаграм

Однією з основних проблем, існуючих при проектуванні і моделюванні інтегральних систем високого рівня інтеграції VLSI, є проблема дотримування часових вимог між діаграмами окремих вхідних і вихідних сигналів. Ці вимоги можуть бути дуже складними з урахуванням того, що одиничний елемент VLSI може виконувати багато різних функцій, а також беручи до уваги складність окремих еталонних діаграм. Через те моделі роботи більшості елементів VLSI або протоколів комунікації, що написані традиційним способом, наприклад, за допомогою мови VHDL, можуть мати багато тисяч ліній, а їх підготування може бути надто трудомістким.

В цьому розділі представлено новий, оригінальний метод моделювання роботи (behavioral simulation) цифрових пристроїв високого рівня інтеграції VLSI, а також процесів, що відбуваються в цих цифрових системах, які характеризуються складними часовими залежностями. Приклад таких залежностей подано на рис. 2.

Запропонований метод дозволяє значно скоротити час приготування моделей і, тим самим, скоротити процес проектування пристрою.

В цьому методі розпізнавання часових діаграм виконано методом порівняння з еталоном і застосуванням метапрограмування.

Завдяки цьому задача зводиться до типово декларативного виду. Це дозволяє принципово зменшити рівень труднощів і час, необхідний для створення моделі, а завдання проектувальника обмежується виключно формальним записом еталонів часових діаграм, без необхідності використання будь-якого алгоритму.

Метод використовується до побудування мови опису і моделювання діаграм Pro Waves (Prolog based system for Waves recognition), що працює спільно з мовою VHDL. Мова має велике практичне значення і була використана, між іншими, для побудови моделі динамічної пам'яті VRAM, інтерфейсної системи декодера зображення (MPEG Video Decoder), моделювання протоколів комунікації з трансп'ютерними системами, а також для проектування спеціалізованих інтегральних пристроїв, які використовуються в цифровому телебаченні. Згідно з інформацією, відомою з літератури, а також власних праць автора, процес створення таких моделей традиційним способом, за допомогою мови VHDL, триває часто майже місяць. В випадку використання розгляданого методу час створення можна скоротити до кількох днів.

В розгляданому методі опис часових залежностей, існуючих у еталоні циклу, поділений на групи і зв'язаний з головними подіями циклу, які називаються подіями віднесення. Для кожної такої події, в залежності від необхідності, може бути подана група значень часів, зв'язаних з нею лівобічним (leftSideGroup), правобічним (rightSideGroup), а також двобічним способом (bothSideGroup).

Загальний, формальний запис кожної з груп є наступний:

leftSideGroup( ReferenceEvent ) ->>

t ( TimeName, BoundaryEvent )

{ , t ( TimeName, BoundaryEvent ) };

rightSideGroup( ReferenceEvent ) ->>

t ( TimeName, BoundaryEvent )

{ , t ( TimeName, BoundaryEvent ) };

bothSideGroup( ReferenceEvent ) ->>

t ( TimeName,

LeftBoundaryEvent,

RightBoundaryEvent )

{ , t ( TimeName,

LeftBoundaryEvent,

RightBoundaryEvent ) };

де:

подія гранична - є другою з подій, яка обмежує даний час відповідно з лівого або з правого боку відносно до події віднесення,

ліва подія гранична і права подія гранична є подіями, які обмежують даний час; цей час належить до двобічної групи, відповідно з лівого і правого боку відносно до події віднесення,

дужки (“{}”) означають можливість появи в даному фрагменті нуля, один або багато разів.

Події записуються згідно з наступною схемою:

event( SignalName,

PriorToChange_SignalValue,

AfterChange_SignalValue )

Граничні події можуть мати також невизначений характер, наприклад, event(Add,_,_). Це можливе в наступних випадках:

Істотним є сам факт зміни сигналу, а не його виду.

Істотним є те, що зміна сигналу не відбувається у визначений інтервал часу, поза яким цей сигнал може змінюватися, або бути незмінним. В цьому випадку визначення "подія гранична” має характер умовний, і має значення межі інтервалу. Подія, як така, що приймається як зміна сигналу, може в цілому не відбутися. Така ситуація має місце, наприклад, при адресних сигналах.

В процесі розпізнавання діаграм можна виділити два основні етапи. Перший з них, як характеристичний елемент цього методу, має підготовчий характер. Використовуючи метапрограмування, ідентифікаційна програма самомодифікується, тобто на основі формального запису еталонів циклів автоматично створює відповідну групу прологових описово-моделюючих правил.

Задачею створення правил є розпізнавання виду циклу шляхом порівняння змін вхідних сигналів з еталонами різних циклів, а також ініціювання передачі даних, зв'язаних з роботою пристрою, що моделюється.

Метапрограмування - це механізм, який дозволяє програмі конструювати іншу програму і виконувати її, або може в процесі своєї роботи виконувати самомодифікацію, тобто змінювати фрагменти свого власного коду. Цей процес описано у вступі до розгляданого розділу.

На другому етапі відбувається необхідна ідентифікація, яка виконується за допомогою правил, що були створені на першому етапі. У випадку зміни будь-якого з вхідних сигналів відбувається модифікація поточного часу моделювання, відновлення бази даних, яка містить атрибути сигналів, а також відновлення клаузул, що описують ліво-, право-, і двобічні групи часів. Далі проводиться перевірка на вміст в базі даних описів, які відповідають лівобічнім часам. Усі відтинки часу, необхідні для ідентифікації якогось циклу, перевіряються одночасно на вміст в базі даних подій, пов'язаних, з виконанням право - і двобічних часів, а також перевіряється інформація про невиконання на якомусь з відтинків часу події, пов'язаної з цим циклом.

Нижче подано приклад правила-клаузули, створеної для лівобічної групи фронту, еталону циклу, поданого на рис. 3.

Розгляданий метод ідентифікації був використаний до побудови мови опису і моделювання діаграм Pro Waves (Prolog based system for Waves recognition). Ця система призначена для сумісної роботи на мові VHDL і служить для моделювання роботи (behavioral simulation) цифрових систем зі складними часовими діаграмами.

Модельований елемент описується в цій системі за допомогою групи еталонних циклів (CYCLE), аналогічно тому, як то має місце в випадку технічної документації пристрою, наприклад, опис елементу DRAM містить, між іншим, наступні цикли: read, early write, late write, read-write, page early write, та інші.

Опис кожного з еталонних циклів починається від подання необхідних кінцевих умов початку циклу, тобто визначення першої події віднесення, існуючої у цьому циклі, а також стану інших сигналів у момент надходження цієї події. Наприклад: start_conditions ( event ( RAS,1,0 ), WE=0, CAS=1 )

Опис еталона даного циклу може бути поділений на частини (PART). Вони відповідають тим фрагментам еталона, які виявляються секвентно. Черговість запису частин в еталоні циклу вимагає необхідну черговість виникнення фрагментів поточного циклу.

Поділ на частини дозволяє дуже просто описувати фрагменти циклу, що повторюються. Одиничні частини супроводжуються декларацією part_type(single). Частини, що повторюються - декларацією part_type(repetitive).

Найважливішими фрагментами опису даного еталона є тіла описів окремих частин. Це тіло створено із записів відповідних груп ліво-, право- і двобічних часів, у відповідності з інструкцією під назвою action. Задачею інструкції є ініціювання передачі даних. Сама передача виконується модулем опису системи, написаному мовою VHDL (рис. 5). Модуль, написаний мовою Pro Waves, ініціює цю передачу після розпізнавання фрагмента відповідного циклу. Інструкція action має наступний загальний вигляд: action ( ActionName, ConnectedWithAction_ReferenceEvent )

Ініціювання передачі даних відбувається тоді, коли виконані усі лівобічні часи, що зв'язані з подією віднесення названою раніше в інструкції action, а також усі лівобічні часи, що зв'язані з подіями віднесення, що виникали раніше в опису еталона даного циклу. Зважаючи на це, істотним є необхідність того, щоб черговість запису лівобічних груп відповідала черговості появи їх подій віднесення в еталоні циклу.

Нижче подано приклад формального запису еталона циклу в системі Pro Waves. Це є опис поданого на рис. 4 спрощеного еталона циклу Two-Byte Register Read системи декодера зображення MPEG2 STi3500.

WAVE_DESCRIPTION MPEG_DekoderVideo_modulProWaves;

signal ( DATA, ADD, nWAIT, nCS, RnW, nCDSTR );

action( Read_HigherByte_Address,

Read_LowerByte_Address,

SendToBus_HigherByte,

SendToBus_LowerByte,

Generate_nWAIT_1_0_1__Read2_Signal,

Generate_nWAIT_Z__Read2_Signal );

CYCLE Two_Byte_Register_Read;

start_conditions ( event ( nCS,1,0 ), nCDSTR=1, RnW=1, nWAIT=Z,

DATA=Z );

BEGIN

PART OnePartCycle;

part_type ( single );

begin

leftSideGroup (event (nCS,1,0)) ->> t (tAVSL,event(ADD,_,_)),

t (tRVSL,event(RnW,0,1));

leftSideGroup (event (nWAIT,0,1)) ->> t (tSLWH,event(nCS,0,1)),

t (tDVWH,event(ADD,_,_));

leftSideGroup (event(nCS,0,1)) ->> t (tAVSH,event(ADD,_,_)),

t (tDVSH,event(DATA,_,_));

rightSideGroup(event(nCS,1,0)) ->> t (tSLWL,event(nWAIT,1,0)),

t (tSLWD,event(nWAIT,Z,1));

rightSideGroup(event(nWAIT,0,1)) ->> t (tWHAX,event(ADD,_,_)),

t (tWHDV,event(DATA,_,_));

rightSideGroup(event(nCS,0,1)) ->> t (tSHAX,event(ADD,_,_)),

t (tSHRX,event(RnW,1,0)),

t (tSHSL,event(nCS,1,0)),

t (tSHWZ,event(nWAIT,1,Z)),

t (tSHDI,event(DATA,_,_)),

t (tSHDZ,event(DATA,_,Z));

action ( Generate_nWAIT_1_0_1__Read2_Signal, event (nCS,1,0 ));

action ( Read_HigherByte_Address, event (nCS ,1,0));

action ( SendToBus_HigherByte, event (nCS ,1,0));

action ( Read_LowerByte_Address, event (nWAIT,0,1));

action ( SendToBus_LowerByte, event (nWAIT,0,1));

action ( Generate_nWAIT_Z__Read2_Signal, event (nCS ,0,1));

end;

END; --of_CYCLE;

END. --of_DESCRIPTION.

Як вже зазначалося, рівень складності часових залежностей, що можуть виникати між сигналами елементів високого рівня інтеграції, спричиняє те, що створення відповідної моделі на мові VHDL є процесом дуже кропітким і довготривалим. Створення такої моделі на мові Pro Waves відносно просте. В зв'язку з цим дуже ефективним, з точки зору часу, необхідного для підготовки моделі, є поєднання модуля розпізнавання діаграм, описаного мовою Pro Waves з операційним модулем, написаним мовою VHDL. Спосіб виконання такого поєднання подано на рис. 5, який відноситься до розглянутого вище прикладу декодера зображення.

Модуль, виконаний мовою Pro Waves, а точніше, генеровані на її основі описово-моделюючі правила, виконує дві основні функції. Перша з них - розпізнавання діаграм через порівняння їх з еталонами циклів, а також ініціювання виконання операцій системи, що моделюється, шляхом створення відповідних значень сигналу мовою VHDL action.

Модуль, написаний мовою VHDL, виконує усі операції модельованого пристрою, що ініційовані сигналом action. Цей модуль складається з двох компонентів - головного компоненту, який виконує усі згадані вище операції, а також компоненту інтерфейс _VHDL_C_Prolog, що має допоміжний характер і забезпечує комунікацію поміж головним компонентом і прологовим модулем.

У таблицях 1, 2 і 3 подано порівняння ефективності моделювання, а також ефективності процесу створення моделі елемента VRAMm PD42264, в випадку використання мови Pro Waves, а також у випадку використання виключно мови VHDL. Модуль Pro Waves був установлений за допомогою компілятора SICStus Prolog, модуль VHDL - за допомогою модулятора Synopsys-VHDL, версія 3.1. Для моделювання використано комп'ютер Sun SPARCstation 2, який має 64 М байти пам'яті RAM.

В залежності від кількості модельованих подій, витрачений процесором CPU час для моделі Pro Waves в порівнянні з моделлю, написаною виключно за допомогою мови VHDL, є більш від 2 до 7 разів (Табл.1). Проте принципово зменшується час, який повинен витратити проектувальник на створення самої моделі. У випадку використання виключно мови VHDL цей час складає кілька місяців, а у випадку використання мови Pro Waves - тільки декілька днів . Скорочення часу є результатом значного зменшення розміру опису, а передусім, зміни типу цього опису з алгоритмічного виду на декларативний, при якому основна задача проектувальника зводиться до відповідного формалізованого запису еталонів часових діаграм елемента, що моделюється.

Мова Pro Waves була використана для побудови моделі кількох пристроїв і процесів, що мають дуже складні часові характеристики. До найважливіших з них належать моделі: пам'яті VRAM (Video RAMmPD42264), інтерфейсної частини системи декодера зображення (MPEG/2 Video Decoder STi 3500), протоколів комунікації з трансп'ютерними системами, а також, в останній час, моделі, що використовуються під час проектування інтегральних пристроїв для потреб цифрового телебачення ADB Phase II Signal Processor (PSP) i Bili-I Fast Descrambler.

Розділ 7. Завершення

В розділі подано стислі висновки монографії, а також її найважливіші досягнення.

Приклади впроваджень