МПК БИС КР 580

Размещено на http://www.allbest.ru/

Тема 6.

МПК БИС КР 580

План

1.Общие характеристики МПК

2.Структура Ц.П

3.Работа МП в различных режимах

4.Генератор ГФ 24

5.Системный контроллер ВК 28/38

6.Таймер ВИ 53

7.УСАПП ВВ 51А

8.ППИ ВВ 55А

9.Состав типовой микро ЭВМ

Микропроцессорный комплект серии КР 580.

Микропроцессорный комплект БИС серии 580 используется в 8-разрядных ЭВМ различного назначения, в том числе и в управляющих ЭВМ. Уровни сигналов ТТЛ логики.

Состав комплекта по n-МОП технологии:

ВМ80А-однокристальный 8-разрядный микропроцессор;ВВ51А-програмируемый таймер;ВВ55А-програмируемый параллельный интерфейс;ВТ57-контроллер прямого доступа к памяти;ВН59-контроллер прерываний;ВВ79-интерфейс клавиатуры дисплея; ВГ75-контроллер ЭЛТ;ВК91А-интерфейс МП-канала общего пользования;

ВА93-приемопередатчик МП-канала общего пользования по ТТЛШ технологии ГФ 24-генератор тактовых сигналов;ВК28-системный контроллер и шинный формирователь (ВК38);ИР82-буферный регистр (ИР83);ВА86-шинный формирователь (ВА87).В скобках устройства с инверсией.

В системах управления роботами применяются не все микросхемы комплекта.

Применяется комплект при невысоких требования по быстродействию и точности.

Структура микропроцессора КР580 ВМ80А

Функционально законченный однокристальный параллельный 8-разрядный микропроцессор с фиксированной системой команд, выполняющий логические и арифметические операции и обеспечивающий управление работой микропроцессорной системы в целом. Состоит из 5000 элементов.

Микропроцессор состоит из АЛУ, блока регистров, устройства синхронизации и управления. Микропроцессор имеет раздельные 16-разрядный канал адреса и 8-разрядный канал данных.Канал адреса обеспечивает прямую адресацию внешней памяти объемом до 55536 байт,256 устройств ввода и 256 устройств вывода.

8-разрядное АЛУ МП обеспечивает выполнение арифметических и логических операций над двоичными данными, представленными в дополнительном коде, а также обработку двоично-десятичных упакованых чисел.

Условное графическое обозначение можете посмотреть на рисунке 6001.pcx

В состав блока регистра входят:16 разрядный регистр адреса команды IP; 16 разрядный регистр указателя стека SP;16 разрядный регистр временного хранения WZ;16 разрядная схема инкремента-декримента и 6 8 разрядных регистров общего назначения В, С, D, E, H, L которые могут использоваться и как при 16 разрядных регистрах BC,DE,HL.МП выполняет команды по машинным циклам.

Число циклов, необходимое для выполнения команды, зависит от ее типа и может быть от 1 до 5.Машинные циклы выполняются по машинным тактам. Число тактов в цикле определяется кодом выполняемой команды и может быть от 3 до 5.

Длительность такта равна периоду тактовой частоты. В начале каждого машинного цикла МП вырабатывает сигнал синхронизации SYN, который в сочетании с другими сигналами может быть использован для организации различных режимов работы.

Работа МП

После подачи на вывод SR сигнала высокого уровня МП устанавливается в исходное состояние. В такте Т1 МП выдает на адресный канал адрес ячейки, в которой хранится команда программы, а через канал данных - информацию состояния.

В такте Т2 анализируются состояния сигналов на входе RDYSR и в зависимости от состояния этих сигналов МП переходит в состояние ожидания TW, остановки или к выполнению такта Т3.В такте Т3 при наличии сигнала высокого уровня на входе RDY МП принимает информацию по каналу данных; анализирует состояние сигнала на входе HLD и если этот сигнал высокого уровня, то после окончания такта Т3 переходит в состояние захвата. В зависимости от кода выполняемой команды машинный цикл завершается после выполнения тактов Т3,Т4 или Т5.

В конце машинного цикла снова анализируется состояние сигнала на выходе HLD. При низком уровне сигнала проверяется, окончено ли выполнение команды.

Если команда не закончена, то МП выполняет следующий машинный цикл команды, начиная с Т1.В конце каждой команды МП анализирует состояние сигнала на входе INT. Если сигнал высокого уровня и прерывание было ранее разрешено командой EI, то МП переходит к выполнению машинного цикла "Прерывание",начиная с такта Т1.В противном случае выполняется первый машинный цикл новой команды с такта Т1.

В зависимости от сочетания сигналов состояния, выдаваемых в конкретном цикле, машинные циклы можно разделить на десять тактов:

1.Цикл М1-прием первого байта команды в регистр команд.

2.Цикл чтения ЗУ-чтение ЗУ по содержимому программного счетчика или содержимого одного из регистров BC,DE,HL.

3.Цикл записи ЗУ-запись в ЗУ по содержимому одного из регистров BC, DE, HL.

4.Цикл записи в стек-запись в ЗУ по содержимому указателя стека.

6.Цикл ввода-ввод информации в регистр результата (аккумулятор) из внешнего устройства.

7.Цикл вывода-вывод информации из регистра результата во внешнее устройство.

8.Цикл прерывания -прием кода команды RST или CALL из контроллера прерываний.

9.Цикл останова.

10.Цикл прерывания при останове - прием команды RST или CALL при выводе МП из режима "Останов" по прерыванию.

Сигналы состояния:D0-подтверждение прерывания;D1-запись;D2-обмен со стеком; D3-подтверждение останова;D4-вывод;D5-М1 чтение первого байта команды;D6-ввод;D7-чтение.

При выполнении команд микропроцессор может переходить в одно из 3 состояний ожидание, захват и останов, длительность которых определяется внешними управляющими сигналами.

Ожидание. Сигнал высокого уровня на входе RDY обеспечивает автоматическое

выполнение команд программы МП с частотой тактовых сигналов. Если на выводе RDY установлен сигнал низкого уровня, то МП переходит в режим "ожидание" и формируется сигнал WI высокого уровня. Сигнал RDY может быть использован для согласования работы МП с работой медленно-действующих устройств, если длительность их цикла обращения составляет более одного периода тактовой частоты, а также для организации пошагового (по циклам) выполнения команды или покомандного выполнения программы.

Захват. При подаче на вход HLD сигнала высокого уровня МП переходит в состояние "захват" и подтверждает переход в это состояние формированием сигнала высокого уровня на выходе HLDA.Буферные схемы канала адреса и данных МП переключаются в высокоимпедансное состояние, а выходные управляющие сигналы в состояние низкого уровня (исключением TR с чертой и HLDA).МП переходит в состояние захват в такте Т3,если выполняется цикл чтения и на входе RDY сигнал высокого уровня, и в такте, следующим за Т3,если выполняется цикл записи. Сигналы HLD и HLDA позволяют организовывать режим прямого доступа к памяти для любого внешнего устройства, формирующие сигналы HLD.

Останов. При выполнении команды HLT МП переходит в состояние "останов" и переводит буферные схемы канала адреса и данных в высокоомное состояние. Из состояния останов МП выходит при наличии сигнала высокого уровня на одном из его входов:

SR-МП начинает работать с такта Т1 цикла М1;

HLD-МП переходит в состояние захват, а после перехода сигнала HLD на низкий уровень возвращается в состояние останов;

INT-Мп переходит к выполнению цикла прерывания при останове с такта Т1,если команде HLT предшествовала команда EI "разрешение прерывания",иначе остается в состоянии "останов".

Прерывания. Сигнал высокого уровня на выводе INT позволяет прервать выполнение текущей программы и переводить МП на выполнение подпрограммы обслуживания устройства, выдавшего запрос прерывания. При поступлении сигнала INT МП (после окончания текущей команды) переходит с такта Т1 к выполнению машинного цикла прерывания в том случае, если прерывание было разрешено ранее командой EI. При выполнении цикла прерывания в такте Т1 МП выдает по шине данных сигнал состояния "подтверждение прерывания",который используется для разрешения выдачи из внешнего контроллера прерывания ВН59 на канал данных системы команды и адреса перехода на подпрограмму прерывания. По окончанию подпрограммы прерывания осуществляют возврат к прерванной программе.

Сброс. Сигнал высокого уровня на входе SR (длительность которого должна быть не менее 3 периодов тактовой частоты) устанавливает МП в исходное состояние: триггер разрешения прерывания, триггер захвата, регистр команд, регистр признаков и регистр адреса команды устанавливаются в нулевое состояние.

После окончания действия сигнала SR МП производит первое обращение за чтением команды к ячейке памяти по адресу 0000Н.

Смотрите рисунок 6003.рсх.(машинный цикл чтение, машинный цикл запись).

Генератор тактовых сигналов КР580ГФ24

Генератор тактовых сигналов фаз F1,F2 предназначен для синхронизации работы МП КР580ВМ80А.

Генератор формирует:

-две фазы F1,F2 с положительными импульсами, сдвинутыми во времени, амплитудой 12 В и частотой 0.5...3 МГц;

-тактовые сигналы опорной частоты ТТЛ уровня;

-стробирующий сигнал состояния STB длительностью не менее (Топ/9-15)Нс, где топ-период тактовых сигналов опорной частоты;

-тактовые сигналы F2TT2,синхронные с фазой F2 ТТЛ уровня.

Генератор синхронизирует сигналы RDYIN и RESIN с чертой с фазой F2.

Структурная схема

Частота резонатора должна быть в 9 раз больше частоты выходных сигналов F1, F2.При частоте резонатора >10 МГц необходимо последовательно в цепи резонатора подсоединить конденсатор 3...10 пФ. Вход TANK предназначен для подключения колебательного контура, работающего на высших гармониках резонатора, для стабилизации тактовых сигналов опорной частоты. Тактовые сигналы, синхронные с сигналами опорной частоты, с выхода OSC используют при необходимости в МП системе или для одновременной работы нескольких генераторов. Стробирующий сигнал состояния STSTB с чертой формируется при наличии на входе SYNC напряжения высокого уровня от МП в начале каждого машинного цикла. Сигнал STSTB c чертой используют для занесения информации состояния МП в микросхему ВК28/38 для формирования управляющих сигналов. Для согласования работы МП с другими устройствами сигнал RDYIN синхронизируется на фазe F2 на выходе Ready генератора. Выходной сигнал Reset используют для установки в исходное состояние МП и других микросхем в системе. Для автоматической установки МП в исходное состояние при подаче напряжений питания по входу RESIN c чертой подключают резистор, диод и конденсатор (см рисунок 6006.рсх)

Системный контроллер и буферный регистр данных КР580 ВК28/38

Применяется для формирования управляющих сигналов и как буферный регистр данных.

Смотрите рисунок 6007.рсх

Микросхемы ВК28/38 отличаются друг от друга длительностью сигналов MEMW c чертой и I/OW c чертой.

Системный контроллер формирует управляющие сигналы по сигналам состояния МП в такте Т1 обращения к каналу, а также обеспечивает прием и передачу 8-разрядной информации между каналами данных МП системным каналом. Канал данных МП-это канал между КР580ВМ80А и КР580ВК28.Системный канал-это канал между ВК28 и всей остальной электронной частью МП системы (т.е. ВК28->ОЗУ,ПЗУ,УВВ и т.д.)

 -----¬

¦¦Page¦

-¦Down¦

L-----

Рисунок 6008.

D0 ----------¬ DB0

-+Двунаправ+------

-+ленная +------

-+буферная +------ -----------------¬

-+схема +------ ¦ ----+----¬ ____

-+канала +------ ¦ ¦Дешифра-¦-- MEMR

-+данных. +------ ¦ ¦тор упр.¦ ____

-+ +------ DB7 ¦ ¦сигналов¦-- MEMW

D7 ¦ +-¬ ¦ ¦ ¦ ____

L--------- ¦ ¦ ¦ ¦-- I/OR

6 L---+---------------- ¦ ¦ ____

-----/----- HLDA --+ ¦-- I/OW

¦ DBIN --+ ¦ ____

¦ __ ¦ ¦-- INTA

¦ ---------¬ WR --¦ ¦

_____L->¦Регистр +-/-- _____--¦ ¦

STSTB --+состоян.¦ 6 BASEN L---------

L---------

Рисунок 6008

Восьмиразрядная параллельная трехстабильная схема данных принимает информацию с канала данных МП и передает в регистр состояния информацию состояния, на системный канал данных выдает данные в цикле записи по сигналу WR c чертой. В цикле чтения по сигналу DBIN буферная схема принимает данные с системного канала и передает на канал данных МП. Регистр состояния по входному сигналу STSTB с чертой фиксирует информацию состояния МП в такте Т1 каждого машинного цикла.

Дешифратор управляющих сигналов формирует один из управляющих сигналов в каждом машинном цикле: при чтении ЗУ, при записи в ЗУ, при чтении из УВВ, при записи в УВВ, при подтверждении запроса прерывания. Асинхронный сигнал BUSEN c чертой управляет выдачей данных с буферной схемы и управляющих сигналов с дешифратора: при напряжении низкого уровня на входе BUSEN с чертой буферная схема передает данные и формирует один из управляющих сигналов; при напряжении высокого уровня все выходы микросхемы переводятся в высокоомное состояние. Напряжение высокого уровня на входе HLDA с чертой переводит выходы MEMR c ч.,I/OR c ч.,INTA c ч., в пассивное состояние (высокий уровень) и блокирует передачу информации через буферную схему данных. Управляющие сигналы MEMW c ч., WR c ч. и I/OW c ч. формируются в цикле записи в микросхеме ВК28 по сигналу WR с ч., а в ВК38-по сигналу STSTB с ч. При работе с МП, имеющим в своем составе контроллер прерываний ВН59,системный контроллер ВН28 в цикле подтверждения запроса прерывания формирует три сигнала INTA для приема 3 байтов команды CALL от контроллера прерывания ВН59.В малых МП системах выход INTA c ч. можно подсоединить к напряжению +12 В через резистор 1 кОм. В этом случае во время действия сигнала DBIN буферная схема данных микросхемы формирует код команды RST7 и передает на канал данных МП. Таким образом микросхема обеспечивает единственный вектор прерывания с номером 7 без дополнительных компонентов.

микропроцессорный генератор программный тактовый

Трехканальный программируемый таймер КР580 ВИ 53

Таймер реализован в виде 3 независимых 16 разрядных каналов с общей схемой управления. Каждый канал может работать в шести режимах. Программирование режимов работы осуществляется индивидуально и в произвольном порядке путем ввода управляющих слов в регистры режимов каналов, а счетчики - запрограммированного числа.

Управляющее слово определяет режим работы канала, тип счета(двоичный или двоично-десятичный),формат чисел (одно или двухбайтовый).

Смотрите рисунок 6009.рсх.

Комментарий к рисунку 6009.рсх:

D0...7-канал данных;

С2К0...С2К2-синхронизация каналов;

OUT0...2-выходные сигналы каналов;

G0...G2-управление каналами;

А0,А1-адресация каналов;

СS с чертой-выбор микросхемы;

RD c чертой-чтение;

WR c чертой-запись;

Режим работы каналов таймера программируется с помощью обычных операций ввода/вывода. Так как микросхема не имеет аппаратного вывода "начальная установка",то в ней предусмотрен внутренний программный сброс отдельно по каналам. Сигнал внутреннего сброса формируется при записи управляющего слова в регистр режима выбранного канала.

Смотрите дальше рисунок 6010

__

CLK 0----------------------->---------¬ 1.-CS

G0-------------------------->¦ ¦ __

---------¬ 8 - 8 ¦Счетчик ¦ OUT0 2.-RD

¦Буферн. ¦<-/->-<-/-> ¦ 0 +--> __

8 ¦схема ¦<--¦------->¦ ¦ 3.-WR

<-/->¦ ¦ ¦ - L---------

¦канала ¦ ¦ -

¦данных. ¦ ¦ -

L---------CLK1------->---------¬

G1 +------->¦Cчетчик ¦ OUT1

---------¬ ¦ -<8/-> ¦ 1 +-->

A0 -->¦Устройс.+---+------->¦ ¦

A1 -->¦управле-¦ 8¦ - L---------

1. -->¦ния. ¦<-/+--

2. -->¦ ¦ ¦ -

3. -->L--------- ¦ - ---------¬

CLK2----------------+------->¦ ¦ OUT2 Рис 6010. ...

G2------------------+------->¦Cчетчик +--> Структура БИС програмируемо-

¦ -<-8/->¦ 2 ¦ го таймера КР580ВИ53.

L------->L---------

---T--T--T--T--T--T--T--¬ Формат управляющего слова.

¦D7¦ ¦ ¦ ¦ ¦ ¦ ¦D0¦

L-T+-T+-T+T-+-T+T-+T-+-T- 0 двоичный ¬ код

LT-- LT- LT+--- L----------1 двоично-десятичный. -

¦ ¦ ¦ 000 0 ¬

¦ ¦ ¦ 001 1 ¦

¦ ¦ L------------------Х10 2 ¦

¦ ¦ Х11 3 +- режим работы

¦ ¦ 100 4 ¦

¦ ¦ 101 5 -

¦ ¦ 00 защелкивание ¬

¦ L------------------------01 мл.байт ¦

¦ 10 ст.байт +- чтение (загр.)

¦ 11 мл.затем ст. -

¦ 00 канал 0 ¬

L------------------------------01 канал 1 ¦

10 канал 2 +- выбор регистра

11 запрет -

Назначение бит управляющего слова БИС таймера ВИ53.

После записи управляющего слова в регистр режима выбранного канала он переводится в один из 6 основных режимов работы:

*режим 0-одновибратор.С момента записи числа в счетчик на выходе OUT формируется сигнал низкого уровня и сохраняется до окончания счета импульсов по входу CLK0.

*режим 1-ждущий мультивибратор. На выходе OUT формируется сигнал низкого уровня при высоком уровне на входе G0-G1 и сохраняется до конца счета.

Отличается от режима 0 тем, что в режиме 0 формируется ими низкого уровня сразу после записи числа, а в режиме 1-записи по входу G0-G1.

*режим 2-делитель частоты (импульсный генератор).После загрузки в счетчик потер. делителя частоты n и появления на входе СЕ высокого уровня на выходе OUT появляются импульсы с длительностью (n-1) Tc и интервалом Тс, где

Тс=1/fclki ; i=0-1.

*режим 3-делитель частоты (генератор меандра).Работа аналогична режиму 2,но длительность импульса и паузы для четных чисел Тс•n/2,для нечетных

Тс(n+1)/2 и Tc(n-1)/2.

*режим 4-генератор одиночного строба с програмным запуском. На выходе OUT после задания режима устанавливается высокий уровень. Импульс длительностью Тс формируется после отсчета числа загружаемого в счетчик после его запуска передним фронтом СЕ. Длительность одиночного строба Тс=1/fclk.

*режим S-генератор одиночного строба с аппаратной загрузкой. Работа аналогично режиму 4,но перезапуск счетчика осуществляется положительным передним фронтом сигнала СЕ, т.е. не требуется каждый раз записывать число n, определяющую паузу до появления строба Тс.

Адресация регистров счетчик 0 А0-0,А1-0;счетчик 1 А0-0,А1-1;счетчик 2 А0-1,А1-0;регистр управления А0-1,А1-1.

Чтение содержимого счетчиков в МП выполняется двумя способами: с остановом счетчика и без него. Сигнал останова достигается либо установкой на входе СЕ низкого уровня, либо блокированием подачи сигналов СLK0-CLK2.Чтение содержимого счетчиков без останова требует предварительной записи соотв. режима работы в регистр управления.

Универсальный синхронный-асинхронный приемопередатчик КР 580 ВВ51А (УСАПП)

Предназначен для аппаратной реализации последовательного протокола обмена между МП и периферийными устройствами; способными запрограммировать данную микросхему на требуемый режим работы, и каналами последовательной передачи дискретной информации, каналами последовательной передачи дискретной информации, поддерживающие протокол обмена RS 232,стык С2.

УСАПП преобразует параллельный код, получаемый от МП, в последовательный поток символов со служебными битами (STOP,START и др.) и выдает этот поток в последовательный канал связи с программируемой скоростью, а также выполняет обратное преобразование - последовательный поток символов - в 8-разрядное слово. Передаваемая и принимаемая информация при необходимости может контролироваться на четность (нечетность).

Микросхема программируется на выполнение почти всех имеющихся в настоящее время протоколов последовательной передачи данных и работает в 2-х режимах:

синхронном и асинхронном. Программирование на тот или другой режим работы выполняется записью в соответствующие регистр управления слов инструкции режима, служебных синхросимволов и инструкций команд.

Максимальная скорость передачи/приема информации по последовательному каналу при использовании ВВ51А - 64К бод.

Смотрите рисунок 6011.рсх

Комментарий к рисунку 6011.рсх:

D0...D7-канал данных МП-УСАПП;

RxD-приемник;

ТхС с чертой-синхронизация передачи;

WR с чертой-запись;

CS c чертой-выбор микросхемы;

C/(D с чертой)-управление/данные;

RD c чертой-чтение;

RxRDY-готовность приемника;

ТхRDY-готовность передатчика;

SY/BR-двунаправленный трехстабильный программируемый вход/выход;

CTS с чертой-готовность ВУ к приему;

ТХЕ-конец передачи;

ТхD-передатчик;

CLK-синхронизация;

RESET-установка исходного состояния;

DSR c чертой-готовность ВУ к передаче;

RTS c чертой-запрос приемника ВУ на прием;

DTR с чертой-запрос передатчика ВУ на передачу;

RxC c чертой-синхронизация приема;

рисунок 6012...

--- ---------¬

RxC ¦ Упр. ¦<------------------------------>SYNDET/BD

---¦приемник¦------------------------------>RxRDY

L--T-----<------¬

RxD ------+--¬ 8 ¦ -

---¦Приемник¦-/-----¦--------------->-

___ L--------- ¦ - ----------¬ TxRDY

TxC---------------------+------------------------¦ Управл. +--->

----------¬ 8 ¦----------------------->¦передачей+---> TxGND

D0 8 ¦ Буфер ¦<---/-¦--------------->- L----------

D7<-/-->¦ данных. ¦ ¦ -

L--------- ¦----¬ -

L--------------- ¦ - -----------¬ TxD

SR ---------------------->----+----¬ 8 - 8 ¦Передатчик+--->

C _ -------------------->¦ Устр. ¦<-/-->-<-/--->¦ ¦

CO/D__ ------------------>¦ управ- ¦ - L----------- ___

RD__ ---------------->¦ ления. ¦ - RSR

WR__--------------->¦ ¦------------------------------> ___

CS___ ----------->¦ ¦------------------------------> RTS

DTR___--------->L---------

CTS ------->

Микросхема может работать в 2 режимах. Синхронный режим характеризуется непрерывным потоком передаваемой/принимаемой информации. Для установления синхронизации между передатчиком/приемником УАПП и приемником/передатчиком ВУ и выделение из последовательного потока символов полезной информации в поток вводятся кодирующие слова (синхросимволы). Информационная (5...8

бит) и временная длины синхросимвола и слова данных равны. Синхросимволом может быть 1 или 2 (программируется). Если запрограммирован контроль данных на чет/нечет, то после передачи информационной последовательности каждого слова данных длиной от 5 до 8 бит, вставляют бит контроля.

Асинхронный режим работы характеризуется одиночными посылками, инициализация которых определяется либо МП, либо ВУ.В начале каждой посылки устанавливается (с 1 в 0) отрицательный импульс "старт-бит",длительность которого равна биту данных.Он служит для ввода в синхронизацию приемника/передатчика УСАПП и передатчика/приемника ВУ.В конце каждой посылки устанавливается положительный импульс ("стоп-бит") длительность которого составляет 1...2 длительности бита информации (эта величина программируется);"стоп-бит" служит для определения конца посылки. Асинхронный режим имеет три подрежима, отличающиеся друг от друга различным соотношением численных значений частот синхронизации передачи/приема к скорости передачи (1:1,1:16,1:64)

Программирование микросхемы на требуемый режим работы производится путем занесения в соответствующие регистры слов инструкций режима, синхросимволов (для синхронного режима) и команд. После программирования УСАПП может работать в одном из 5 основных режимов работы: асинхронная передача; асинхронный прием; асинхронная передача; синхронный и с внутренней синхронизацией; синхронный прием с внешней синхронизацией.

Рисунок 6013

---T--T--T--T--T--T--T--¬

¦D7¦ ¦ ¦ ¦ ¦ ¦ ¦D0¦ Синхронный режим.

L-T+-T+-T+T-+-T+T-+T-+-T-

---------¬ ¦ ¦ ¦-- ¦ ¦ ¦ ¦ ---------¬

¦ Число ¦ ¦ ¦ ¦¦ ¦ ¦ ¦ ¦ ¦Cинхрон.¦ Формат инструкции

¦символов¦ ¦ ¦ ¦¦ ¦ ¦ ¦ ¦ ¦режим ¦ режима.

+--------+ ¦ ¦ ¦¦ ¦ ¦ ¦ ¦ +--------+

¦1-1,0-2 ¦<- ¦ ¦¦ ¦ ¦ ¦ L------>¦ 0 ¦

L--------- L¬ ¦¦ ¦ ¦ ¦ +--------+

--------------¬¦ ¦¦ ¦ ¦ L---------->¦ 0 ¦

¦ Вход синхр. ¦¦ ¦¦ ¦ ¦ L---------

+-------------+¦ ¦¦ ¦ ¦ ------------¬

¦1-внеш.0-внут<- ¦¦ ¦ ¦ ¦Длина слова¦

L-------------- ¦¦ ¦ ¦ +--T--T--T--+

---------¬ ¦¦ ¦ ¦ ¦_5¦_6¦_7¦_8¦

¦Контроль¦ ¦¦ ¦ ¦ +--+--+--+--+

+--------+ ¦¦ ¦ L------------->¦ 0¦ 1¦ 0¦ 1¦

¦1-есть ¦<------+- ¦ +--+--+--+--+

¦0-нет___¦ ¦ L--------------->¦ 0¦ 0¦ 1¦ 1¦

¦1-чет ¦ ¦ L--+--+--+---

¦0-нечет ¦<-------

---T--T--T--T--T--T--T--¬ Рисунок 6013...

¦D7¦ ¦ ¦ ¦ ¦ ¦ ¦D0¦ Асинхронный режим.

L-T+-T+-T+T-+-T+T-+T-+-T- ---------------¬

--------------¬ ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦Асинхр.режим ¦

¦Длина ст.бита¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ +----+----+----+

+--T---T-T----+ ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦1:1 ¦1:16¦1:64¦

¦2 ¦1.5¦1¦оши ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ +----+----+----+

¦ ¦ ¦ ¦бка ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ L---->¦ 1 ¦ 0 ¦ 1 ¦

+--+---+-+----+ ¦ ¦ ¦ ¦ ¦ ¦ ¦ +----+----+----+

¦ 1¦ 1 ¦0¦ 0 ¦<- ¦ ¦ ¦ ¦ ¦ L-------->¦ 0 ¦ 1 ¦ 1 ¦

+--+---+-+----+ ¦ ¦ ¦ ¦ ¦ L----+----+-----

¦ 1¦ 0 ¦1¦ 0 ¦<---- ¦ ¦ ¦ ¦

L--+---+-+----- ¦ ¦ ¦ ¦ ---T--T--T--¬

---------¬ ¦ ¦ ¦ ¦ ¦_5¦_6¦_7¦_8¦Длина слова,бит.

¦Контроль¦ ¦ ¦ ¦ ¦ +--+--+--+--+

+--------+ ¦ ¦ ¦ L------------>¦ 0¦ 1¦ 0¦ 1¦

¦1-есть ¦<----------+-- ¦ +--+--+--+--+

¦0-нет___¦ ¦ L-------------->¦ 0¦ 0¦ 1¦ 1¦

¦1-чет ¦ ¦ L--+--+--+---

¦0-нечет ¦<-----------

L---------

Порядок программирования (на входе С0/D высокий уровень)

1.запись инструкции режима;

2.запись синхросимвола;

3.запись синхросимвола;

4.запись инструкции команд.

Структура команды D0-0/1 передача информации невозможна /возможна;

D1-1 запрос о готовности передатчика ВУ;D2-0/1 прием информации невозможен/возможен;D3-1 пауза;D4-1 сброс триггеров ошибок;D5-1 запрос о готовности приемника ВУ;D6-1 программный сброс УСАПП;D7-1 поиск синхросимволов.

УСАПП содержит регистр состояний, позволяющий читать ее состояние в любой момент времени. Регистр состояний находится в буферных схемах ввода/вывода, а режим чтения обеспечивается при С0/D=1 и RD=0.Формат регистра состояний:

----T------T--T--T--T-----T-----T-----¬ D5-нет "стоп-бита"

¦DSR¦SYNDET¦D5¦D4¦D3¦TxERD¦RxRDY¦TxRDY¦ D4-МП не успевает считывать данные

L---+--BD--+--+--+--+-----+-----+------

D3-в принятых данных обнаружена ошибка. Режим чтение состояния позволяет использовать эту схему в системах с прерываниями и с последовательным опросом ВУ.

Программируемое устройство ввода/вывода параллельной информации КР580 ВВ55А

Применяется в качестве элемента ввода/вывода общего назначения, сопрягающего различные типы периферийных устройств с магистралью данных систем обработки информации.

Обмен информацией осуществляется через 8 разрядный двунаправленный трехстабильный канал данных.Для связи с ВУ используются 24 линии ввода/вывода, сгруппированные в 3 8 разрядных канала PA ,PB, PC, направление передачи информации режимы работы которых опр. программным способом.

Смотрите рисунок 6014.рсх

Комментарий к рисунку 6014.рсх:

РА0ЎРА7-информационный канал А;

РВ0ЎРВ7-информационный канал В;

РС0ЎРС7-информационный канал С;

D0...D7-канал данных;

RD-чтение информации;

CS-выбор микросхемы;

А0,А1-адрес;

RESET-установка в исходное состояние;

WR-запись;

Микросхема работает в 3 режимах. В режиме 0 обеспечивается возможность синхронной программно управляемой передачи данных через 3 независимых 8 разрядных канала А,В,С.

В режиме 1 обеспечивается возможность ввода или вывода информации в/или из ВУ через 2 независимых 8 разр. канала А и В по сигналам квитирования.

При этом линии канала С используются для приема и выдачи сигналов управления обменом.

В режиме 2 обеспечивается возможность обмена информацией с ВУ через канал А по сигналам квитирования. Для приема и передачи сигналов управления обменом используется 5 линий канала С.

-------¬ 8 8 -------¬ 8 PA0-PA7

D0 8 |Канал |<---/-->-<---/--->¦Канал ¦<-/->

D7 <-/->|данных| - ¦ А ¦

L------ - L------

¦ -----------------

L---------+ - -------¬ 4 PC4-PC7

¦ -<---/--->¦Канал ¦<-/->

¦------------ С ¦

__ -----------¬ ¦ - L-------

RD -----¦Устройство¦ ¦ - -------¬ 4 PC0-PC3

__ ¦управления¦ ¦ -<---/--->¦Канал ¦<-/->

WR ---->¦ ¦ ¦ - ¦ С ¦

__ ¦ ¦ ¦ - L------

CS ---->¦ ¦ ¦-----------------

A0 ---->¦ ¦ ¦ - -------¬ 8 PB0-PB7

A1 ---->¦ ¦ ¦ -<---/--->¦Канал ¦<-/->

RESET-->L----------- ¦ - ¦ В ¦

¦ - L------

L-----------------

При подаче сигнала Reset регистр управляющего слова устанавливается в состояние, при котором все каналы работают в режиме 0 для ввода информации.

Режим работы каналов можно изменять как в начале, так и в процессе выполнения программы. В дополнение к основным режимам работы обеспечивается возможность программной независимой установки в 1 и сброса в 0 любого разряда регистра канала С.Если работа ведется в режиме 1 или 2 то выводы ВС0 иВС3 выдают сигналы, которые могут использоваться как сигналы запросов прерывания

Смотрите дальше рисунок 6016

---T--T--T--T--T--T--T--¬ Формат управляющего слова

¦D7¦ ¦ ¦ ¦ ¦ ¦ ¦D0¦ _________________ режима работы.

L-T+-T+-T+T-+-T+T-+T-+-T- РС 0...3раз. работы.

¦ LT-- ¦ ¦ ¦ ¦ ¦ 1 ввод. А0 А1 - канал

- ¦ ¦ ¦ ¦ ¦ L----->0 вывод. - - -

1. ¦ ¦ ¦ ¦ ¦ _________________ 0 0 РА

¦ ¦ ¦ ¦ ¦ РВ 1 0 РВ

¦ ¦ ¦ ¦ L--------->1 ввод. 1 0 РС

¦ ¦ ¦ ¦ 0 вывод. 1 1 при записи

¦ ¦ -- ¦ _________________ РУС.

L---+--+¬ ¦ ВВ и ВС 0...3 раз.

¦ ¦¦ L------------>0-режим 0

L¬ ¦¦ 1-режим 1

____________ ¦ ¦¦

PC 4...7 раз. ¦ ¦¦ __________________

1-ввод ¦ ¦¦ РА и РС 4...7 раз.

0-вывод<-+--L-------------->00-режим 0.

РА__________ ¦ 01-режим 1.

1-ввод ¦ 1Х-режим 2.

0-вывод<--

Для каждого режима работы свои управляющие слова. В режимах 1 и 2 можно считывать слово состояния. Для чтения информации состояния используется операция чтения канала ВС.

Типовая схема микропроцессорной системы на базе МПК серии КР 580. Число и состав микросхем в системе определяется требованиями потребителя.

Необходимыми микросхемами в любой системе являются: МП ВМ80А,генератор ГФ24, системный контроллер ВК28/38,буферная схема адреса, построенная на 2-х микросхемах ВА86/87 для обеспечения нагрузочной способности по шине адреса.

Объем ЗУ и использование периферийных микросхем определяется решаемыми задачами. МП система имеет системную шину, образуемую из 3 шин: адреса, данных, управления. Системная шина позволяет строить микропроцессорную систему по модульному принципу. Каждый модуль может содержать собственные буферные схемы адреса и данных.

Размещено на Allbest.ru