18

Проектирование управляющего автомата с жёсткой логикой.

Выбор фрагмента микропрограммы.

Для синтеза управляющего автомата выбирается фрагмент обобщенной микропрограммы процессора

Управляющий автомат с жесткой логикой - последовательностная схема, состоящая из комбинационной части (КЧ и дешифратор) и запоминающей части (триггеры).

Абстрактный синтез автомата.

Построение структурной таблицы переходов.

Для описания закона функционирования УА построим прямую таблицу переходов для автомата Мили. Поскольку общее число состояний равно 28, то необходимо пять разрядов для кодирования каждого состояния. В качестве элементов памяти выберем RS-триггеры, тогда прямая таблица переходов примет вид:

Таблица 4. Прямая структурная таблица

Абстрактный автомат может содержать лишние внутренние состояния, т.е. обладать избыточной памятью. В этом случае необходимо произвести минимизацию количества состояний автомата. Минимизация возможна, если существует автомат с наименьшим числом состояний, эквивалентный данному.

Минимизация полученного абстрактного автомата не представляется возможной, т.к. не выполняется условие теоремы эквивалентности.

Структурный синтез.

На этапе структурного синтеза осуществляется переход к разработке функциональных и принципиальных схем управляющего автомата.

Структурный (интерпретационный) метод синтеза основан на представлении отдельных выражений структурной таблицы, ее строк и столбцов в элементах булева базиса. Основной информацией для структурного синтеза УА является обратная структурная таблица переходов.

Обратная структурная таблица переходов строится на основе прямой структурной таблицы переходов. Разница заключается лишь в построении состояний перехода. В прямой структурной таблице переходов исходные состояния выстроены по порядку, а в обратной структурной таблице переходов состояния переходов выстроены по порядку.

Так как состояний автомата a_i=28, то состояния могут быть закодированы 5 битами. Это связано с тем, что длина кода равна int log₂ N, где N-число состояний, отмеченных по микропрограмме. Т.о. получаем int log₂ 28 = 5. Сигналы возбуждения RS триггера определяются следующим образом при переходе a_i в a_i - a_k разряда в единицу на триггер подаем сигнал S_k иначе R_k.

Таблица 5. Обратная структурная таблица

Термы - это логическое выражение, используемое для формирования сигналов возбуждения (R S) и выходных сигналов y_i. Количество термов равно количеству строк в обратной структурной таблице. Терму Т1 соответствует строка 1, терму Т2 соответствует строка 2 и т.д.. Терм выделяет переход a_i > a_j. Значение терма определяется

Термы:

Используя полученные наборы термов, выражаем сигналы возбуждения RS-триггера и выходные сигналы через термы.

Значения выходных сигналов определяются по формуле

Т.о. выходной сигнал может быть представлен набором значений соответствующих ему термов.

Выходные сигналы :

Для записи сигналов возбуждения триггера R и S используется правило: если в строке обратной структурной таблицы бит кода исходного состояния и бит кода состояния перехода изменяется с `0' в коде исходного состояния на `1' в коде перехода, то на триггер следует подать сигнал S1, если наоборот то - R1. Эту же операцию нужно произвести для всех битов строки. После этого анализируется, в каких строках встречаются R_i и S_i. Каждому R_i и S_i приписывается терм соответствующий этой строке.

Сигналы возбуждения RS-триггеров:

Минимизация функций возбуждения путем выделения общих частей:

Z1= T22+T23 (S1, R2) (S1, R3) (S1, R5) (R2, R3) (R2, R5) (R3, R5)

Z2= T10+T11 (S2, R3) (S2, R4) (R3,R4)

Z3= T5+T15+T28 (S3, R4) (S3, R5) (R4, R5)

Z4= T3+T8+T13+T20+T25 (S4, R5)

Полученные обозначения общих частей подставляются в выражения для S и R.

Представление общих частей функций возбуждения в базисе И - НЕ:

Представление функций возбуждения в базисе И - НЕ:

Состояния автомата кодируются n-разрядным кодом, где n - число элементов памяти УА. Затраты оборудования на дешифрацию минимальны при использовании многоступенчатого дешифратора. При 4 n 6 используется двухступенчатый дешифратор.

На выходе дешифратора формируются сигналы a_i, которые могут использоваться в одном или нескольких двоичных выражениях для формирования термов. Если сигнал a_i используется не более чем в двух выражениях, целесообразно элемент И последней ступени дешифратора объединить с элементом И, вычисляющим значение T_i. В этом случае значение терма будет вычисляться как

,

где q_i - значения старших разрядов кода состояния, r_i - значения младших разрядов. Значения q_i и r_i формируются предпоследней ступенью дешифратора - преддешифратором.

Для определения q_i и r_i в зависимости от сигналов на выходах триггеров составляется карта Карно:

P3P4P5

P1P2

Вводятся следующие обозначения:

Используя принятые обозначения, значения a_i равны:

Т.о. в полученном автомате при вычислении термов Т6, Т7, Т10, Т11, Т16, Т17, Т25, Т27 вместо сигналов ai можно использовать соответствующие сигналы qi и ri .

V. Синтез управляющего автомата с программируемой логикой

Составление карты прошивки ПЗУ.

Автомат с программируемой логикой осуществляет управление устройствами по хранимой в ПЗУ микропрограмме.

Микропрограмма записывается в ПЗУ и содержит в закодированном виде указания о последовательности микроопераций, которые должны быть выполнены в ОА при реализации операции.

КОП представляет собой некоторый адрес ПЗУ - адрес первой ячейки, с которой начинается выполнение микропрограммы данной операции. П-автомат строится на основе принципа программного управления, использующего операционную структуру управляющих слов. Структура управляющих слов зависит от способа адресации в микрокомандах - принудительная или естественная.

Принудительная адресация заключается в том, что в каждой микрокоманде указывается адрес следующей МК. Этот адрес может задаваться безусловно, т.е. независимо от значений осведомительных сигналов, или зависеть от осведомительных сигналов.

В управляющем слове выделяются операционная и адресная части. Операционная часть содержит поля, определяющие номера микроопераций, возбуждаемых в данном такте. Адресная часть содержит код осведомительного сигнала, который анализируется в данной микрокоманде. Если Х=0, то осведомительные сигналы не анализируются и адрес следующей микрокоманды определяется полем А₀. Если в команде анализируются осведомительные сигналы, то адрес следующей микрокоманды зависит от значения сигнала Х_Х:

если Х_Х=0, адрес определяется полем А₀;

если Х_Х=1, адрес определяется полем А₁.

Разрядность полей адреса А₀ и А₁ зависит от количества микрокоманд, составляющих программу.

Формат микрокоманды в автомате с принудительной адресацией:

В выбранном фрагменте алгоритма только в двух переходах содержится по две микрооперации. Следовательно, для сокращения длины операционной части микрокоманды целесообразно выполнить эти микрооперации последовательно. Вследствие этого время выполнения соответствующей микропрограммы увеличится на два такта, но более практично будет использовано ПЗУ.

Т. о. длина ОЧ равна log₂28=5, т.е.m₁=4.

В адресной части (АЧ) содержится три поля: Х, А₀ и А₁.

Поле X -определяет номер осведомительного сигнала. Длина поля Х: log₂4=3.

Длина полей А₀, А₁ равна 6 разрядам (p=5).

Таким образом ,длина кода микрокоманды -20 разрядов.

Коды микроопераций:

Коды микроопераций:

Карта прошивки ПЗУ будет иметь следующий вид:

Синтез структурной схемы формирования адреса следующей микрооперации

Для формирования адреса следующей микрокоманды необходима схема сравнения номера проверяемого логического условия (дешефрированный код логического условия) с поступившим от операционной части логическим условием. При совпадении вырабатывается сигнал _XХ, который означает переход по адресу А. В зависимости от сигнала _XХ выбирается адрес следующей микрокоманды.

VI. Заключение.

В ходе работы был спроектирован процессор, выполняющий 4 команды - команда загрузки, арифметическая команда, команда команда перехода по счётчику и команда десятичного умножения.

Курсовую работу можно условно разделить на 3 этапа:

1. Написание микропрограмм для каждой команды.

2. Синтез на основе микропрограммы структурной схемы процессора.

3. Создание управляющего устройства.

Общая микропрограмма процессора представляет собой соединение микропрограмм каждой из команд плюс выборку команд из ОП.

Управляющее устройство синтезировано, в соответствии с заданием, двух типов: с жесткой логикой и программируемое устройство управления. Устройство с жесткой логикой созданное на основе части микропрограммы отличается своей простотой в исполнении, программируемое устройство управления имеет возможность изменения микропрограммы, что является большим преимуществом при разработке процессора.

Результирующее устройство можно представить как часть чего-то большего - процессора похожего на современные универсальные системы.

Литература.

1. Болибок Г.Н. Синтез процессора и управляющих автоматов. Методические указания по курсовому проектированию.

2. Д. Стелби "Логическое программирование в системе /360" Перевод с английского А.П. Гагарина, В.Г. Меркулова и О.Ф. Мясина под ред. Л.Д. Райкова издание второе стереотипное Москва "МИР" 1979

3. К.Джермейн "Программирование на IBM/360" перевод с английского под ред. В.С. Штаркмана Москва "МИР" 1978