Методы логического и логико-временного анализа для САПР нанометровых КМОП СБИС

9) Разработаны новые методы логико-электрического моделирования на основе токовых моделей вентиля CCSM/ECSM. В отличие от известных методов смешанного моделирования предлагаемый подход основан на адаптации моделей, используемых в коммерческих системах Synopsys, Cadence, и благодаря этому обеспечивает интеграцию с промышленными маршрутами проектирования и не требует какой-либо дополнительной характеризации макромодели вентиля.

10) Разработан комплекс программных средств для логического, логико-электрического и логико-временного анализа цифровых глубоко субмикронных КМОП-схем, включающее в себя следующие программные системы:

- систему анализа и генерации логических ограничений;

- систему временного анализа;

- систему анализа помехоустойчивости;

- систему ускоренного электрического моделирования и характеризации.

Проведены численные эксперименты. Показана эффективность разработанных алгоритмов.

11) Разработанные программные средства внедрены на ряде предприятий электронной промышленности, в том числе на предприятиях ОАО «Ангстрем-М”, ФГУП ”НПО Измерительной Техники”, ФГУП НИИМА ”Прогресс”, а также в учебный процесс МГИЭТ (ТУ).

микроэлектронный автоматизация цифровой программный

Публикации по теме диссертации. Основные результаты диссертации опубликованы в следующих работах

1. Гаврилов С.В., Егоров Ю.Б., Кононов А.Н., Урахчин А.Ф. Подсистема кремниевой компиляции традиционной САПР СБИС // Электронная промышленность. - 1988. - № 9 (177). - С. 6-8.

2. Гаврилов С.В., Кононов А.Н. Инфологическая модель данных подсистемы кремниевой компиляции традиционной САПР СБИС // Электронная промышленность. - 1988. - № 9 (177). - С. 8-10.

3. Гаврилов С.В., Надежин Д.Ю., Урахчин А.Ф. Входные языки функционально-структурногоописания для подсистемы кремниевой компиляции САПР СБИС // Электронная промышленность. - 1988. - №9 (177). - С. 10-12.

4. Гаврилов С.В., Дьяков Ю.Н. Алгоритмы трассировки в кремниевом компиляторе // Электронная техника, серия 3 “Микроэлектроника”. - 1989. - № 2 (131). - С. 52-53.

5. Гаврилов С.В., Назаров С.М., Кононов А.Н. Процедурные возможности языка генераторов модулей // Электронная техника, серия 3 “Микроэлектроника”. - 1989. - № 2 (131). - С. 61-62.

6. S.V.Gavrilov, E.G.Gorlatch Detail Layout Optimization for Standard Cells of Arbitrary Heigh. // Proc. 4-th International Design Automation Workshop (IDAW). - Moscow, June, 1994. - Р. 49-51.

7. S.Gavrilov, A.Glebov, S.Rusakov, D.Blaauw, L.Jones, G.Vijayan Fast Power Loss Calculation for Digital Static CMOS Circuits // Proc. of ED&TC - Paris, 1997. - Р. 411-415.

8. Гаврилов С.В., А.Глебов А.Л., Лопатников С.Ю. Алгоритм быстрого расчета мощности для цифровых КМОП схем // 3-я международная научно-техническая конференция “Микроэлектроника и информатика”. - Москва, 1997. - С. 51.

9. A.Glebov, Gavrilov S., S.Pullela, S.Moore, G.Vijayan, A.Dharchound-hury, R.Panda, D.Blaauw Library-Less Synthesis for Static CMOS Combinational Logic Circuits // Proc. of IEEE/ACM International Conference on Computer Aided Design (ICCAD-97). - San Jose, CA, USA, November 9-13, 1997. - Р. 658-662.

10. S.Gavrilov, A.Glebov BDD-based Circuit Level Structural Optimization for Digital CMOS // Proc. of MALOPT. - Moscow, Russia, September 13-14, 1999. - Р. 45

11. A.Glebov, S.Gavrilov Use of logic implications for cross-coupling noise analysis // Signal Integrity Workshop, Austin, 2000.

12. Гаврилов С.В., Глебов А.Л. Алгоритм логического синтеза цифровых КМОП схем на проходных транзисторах // Материалы конференции. - М.: МГИЭТ, ноябрь 2000. - С. 220.

13. S.Gavrilov, A.Glebov, D.Blaauw, et.al. False Noise Analysis using Logic Implications // Proc. of ICCAD, 2001. - Р. 515.

14. S.Gavrilov, A.Glebov, D.Blaauw, et.al. False Noise Analysis using Resolution Method // Proc. of ISQED, 2002. - Р. 437.

15. Гаврилов С.В., Глебов А.Л., Стемпковский А.Л. Структурная оптимизация цифровых КМОП схем // Информационные технологии и вычислительные системы. - 2002. № 4. - С. 34-44.

16. Гаврилов С.В., Глебов А.Л., Стемпковский. А.Л. Быстрый алгоритм расчета мощности в цифровых КМОП схемах // Электроника, Наука, Технология, Бизнес. - 2002. - № 6. - С. 40-47.

17. Гаврилов С.В., Глебов А.Л., Стемпковский А.Л. Анализ помехоустойчивости цифровых схем на основе логических импликаций // Электроника, Известия ВУЗов. - 2002. - № 5. - С. 60-67.

18. S.Gavrilov, A.Glebov, D.Blaauw, et.al. False-Noise Analysis Using Logic Implications // ACM Trans. On Design Automation of Electronics Systems. -July 2002. - V. 7. - Issue 3. - Р. 474-498.

19. S.Gavrilov, V.Zolotov, A.Glebov, D.Blaauw, et.al. SOI transistor model for fast transient simulation // Proc. of ICCAD, 2003. - Р.120-127.

20. S.Gavrilov, V.Zolotov, A.Glebov, et.al. False-Noise Analysis for Domino Circuits // Proc. of DATE. - Paris, Feb. 2004. - Р. 784-789.

21. S.Gavrilov, A.Glebov, R.Soloviev, M.Becer, et.al. Delay Noise Pessimism Reduction by Logic Correlations // Proc. of ICCAD, 2004.

22. Гаврилов С.В., Глебов А.Л., Стемпковский А.Л. Анализ фатальных помех в цифровых схемах на основе метода резолюций // Электроника, Известия ВУЗов. - 2004. - № 6. - С. 64-72.

23. Гаврилов С.В., Глебов А.Л., Стемпковский А.Л. Анализ помехоустойчивости цифровых схем типа “домино” // Информационные технологии и вычислительные системы. - 2004. - № 10. - С. 2-7.

24. Гаврилов С.В., Глебов А.Л., Соловьев Р.А. Анализ помех влияющих на задержку прохождения сигнала в цифровых СБИС, на основе логических ограничений // Электроника, Известия ВУЗов. - 2005. - № 6. - С. 61-67.

25. Гаврилов С.В., Глебов А.Л. Анализ помехоустойчивости цифровых схем с учётом логических ограничений // Проблемы разработки перспективных микроэлектронных систем - 2005: сб. научных трудов / под общ. ред. А.Л. Стемпковского. - М.: ИППМ РАН, 2005. - С. 72-78.

26. Гаврилов С.В., Соловьев Р.А. Анализ помех влияющих на задержку с помощью графа парных ограничений // Проблемы разработки перспективных микроэлектронных систем - 2005: сб. научных трудов / под общ. ред. А.Л. Стемпковского. - М.: ИППМ РАН, 2005. - С. 79-85.

27. S.Gavrilov, A.Glebov, S. Sundareswaran, R.Panda, et.al. Accurate Input Slew and Input Capacitance Variations for Statistical Timing Analysis // Proc. of Austin Conference on Integrated Systems & Circuits, 2006.

28. S.Gavrilov, V.Zolotov, A.Glebov, U.Egorov, et.al. Fast Simulation of Circuitry having SOI Transistors // Motorola Patent SC12227TS, - US Patent N7127384, issued 10/24/2006.

29. Гаврилов С.В., Глебов А.Л., Соловьев Р.А. Статический временной анализ с обнаружением ложных проводящих путей на основе логических импликаций // Проблемы разработки перспективных микроэлектронных систем - 2006: сб. научных трудов / под общ. ред. А.Л. Стемпковского. - М.: ИППМ РАН, 2006. - С. 22-28.

30. Гаврилов С.В., Глебов А.Л., Соловьев Р.А. Использование результатов характеризации реальных библиотек логических вентилей в статистическом временном анализе // Проблемы разработки перспективных микроэлектронных систем - 2006: сб. научных трудов / под общ. ред. А.Л. Стемпковского. - М.: ИППМ РАН, 2006. - С. 29-34.

31. Гаврилов С.В., Глебов А.Л., Стемпковский А.Л. Статистический подход к временному анализу цифровых схем // Известия ВУЗов. Электроника - 2006. - № 5. - С. 99-106.

32. Гаврилов С.В., Глебов А.Л., Стемпковский А.Л. Методы повышения эффективности временного анализа СБИС // Информационные технологии. - 2002. - № 12. - С. 2-12.

33. Гаврилов С.В., Глебов А.Л., Соловьев Р.А. Обнаружение ложных путей в цифровой схеме на основе логических импликаций // Известия ВУЗов. Электроника. - 2007. - № 2. - С. 78-84.

34. Стемпковский А.Л., Гаврилов С.В., Глебов А.Л., Егоров Ю.Б. Методы многоуровневого анализа быстродействия цифровых КМОП СБИС // Известия ВУЗов. Электроника. - 2007. - № 4. - С. 28-36.

35. Стемпковский А.Л., Гаврилов С.В., Глебов А.Л. Методы логического и логико-временного анализа цифровых КМОП СБИС - M.: Наука, 2007 (в печати).

Размещено на Allbest.ru