Аналоговая схемотехника

Различные микросхемы могут иметь входы установки триггеров в единичное состояние (S) и сброса (R--установки триггеров в нулевое состояние). Может быть по несколько входов установки, соединенных по схеме И или ИЛИ. Это делается для упрощения управления счетчиком.

Если необходимо увеличить количество разрядов двоичного счетчика, инверсию выхода старшего разряда первой микросхемы соединяют с входом С второй микросхемы (если С работает по фронту), или выход старшего разряда первой микросхемы соединяют с входом С второй микросхемы (если С работает по срезу). Если же модуль счетчика не равен 2ⁿ, имеется специальный вывод Р (вывод переноса), который подается на следующий счетчик. Например, если счетчик имеет модуль 6 (считает до пяти -101), или 10 (считает до девяти -1001), для перехода на другой счетчик вывода последнего разряда недостаточно: имеется еще один разряд в единичном состоянии.

В асинхронных счетчиках переключение триггеров происходит последовательно. Каждый триггер дает задержку переноса сигнала в последующий разряд. Бывают состояния, когда переключаются все триггеры. В этом случае задержка переноса равна произведению задержки переноса в одном разряде на число разрядов. Этим ограничена максимальная частота работы асинхронного счетчика, Младший разряд счетчика работает с максимальной частотой.

Чтобы ввести отличительные признаки счетчика от делителя импульсов, принято следующее правило: у счетчика имеются выводы всех разрядов, у делителя импульсов--только тех разрядов, которые нужны для заданного коэффициента деления. В некоторых микросхемах имеется вывод только последнего разряда.

2.4.4.2 Синхронные счетчики

В предыдущем разделе рассматривались асинхронные счетчики, информация в которых переносится из разряда в разряд последовательно, что ограничивает быстродействие счетчика. Быстродействие можно увеличить, осуществляя параллельный перенос по импульсу переноса, общему для всех разрядов. Так создаются синхронные счетчики с па-раллельным переносом.

На рис. показан такой счетчик. Входы J и K всех триггеров соединены. Это значит, что если на них 1, триггеры работают как счетные, если 0, информация на них не меняется при приходе тактового импульса. Первый триггер всегда счетный, он по каждому фронту импульса переключается в противоположное состояние. Второй триггер переключается в единичное состояние только тогда, когда первый триггер в состоянии 1, т.е. по второму импульсу (состояние счетчика,--0010). Следует учесть, что выходное состояние триггера изменяется лишь после завершения фронта тактового импульса. Третий импульс вызовет изменение состояния первого триггера из нуля в единицу, но не вызовет изменения состояния второго триггера (состояние 0011). По четвертому импульсу оба триггера переключаются в состояние 0, но на входах третьего триггера конъюнкция состояний первых двух, т.е. 1, и он переключается в состояние 1 (состояние 0100) и т.д.

Однако создание счетчиков большой разрядности ограничено тем, что требуется большое количество логических схем для параллельного переноса. Поэтому в основных сериях используются счетчики с группами по четыре разряда, которые связываются путем последовательного включения по цепям переноса (или займа).

Имеется большое количество счетчиков с модулем, не равным степени двойки, например, с модулем М= 10, или М= 6, или даже с настраиваемым модулем. Выполняются такие счетчики на основе двоичных. Для этого используется двоичный счетчик, с модулем, большим необходимого, ближайшим к нему. Например, ближайшим к модулю М=10 является М= 16=2⁴. Такой четырехразрядный счетчик обладает количеством состояний, большим необходимого. В указанном примере счетчик должен считать до 10 (максимальное число 9₁₀ = 1001₂), а двоичный счетчик может считать до 15₁₀ = 1111₂. Лишние 6 состояний необходимо исключить. Обычно используют естественный порядок счета и убирают состояния, большие М. Это можно осуществить двумя путями: а) создать дополнительные соединения в двоичном счетчике так, чтобы при входном импульсе номера М счетчик перешел в нулевое состояние; б) при входном импульсе номера М произойдет сброс счетчика по цепям сброса.



На рис. показана схема счетчика с модулем 5. Для этого в счетчике с модулем 8 инверсный выход последнего разряда подан на вход J первого разряда, а входы К первого и третьего разрядов соединены с шиной +.

В начале счета Q₃=0 и на вход J первого разряда подана единица, т.е. J= K=1 и триггер является счетным. Счетчик работает, как обычно до тех пор, когда станет Q₃ =1 (в счетчике число 4). Тогда на входе J первого триггера станет 0, следующий импульс не приведет его в состояние 1, но установит третий триггер в состояние 0. Состояние счетчика 000 соответствует начальному состоянию.

Лишние состояния (5, 6, 7) в работе счетчика отсутствуют. Но при сбоях, при пуске они могут появиться. Поэтому должна быть возможность их автоматического или ручного устранения. При пуске они устраняются командой СБРОС, поступающей после завершения всех переходных процессов.

Микросхема 155ИЕ1,является делителем частоты на 10, микросхемы 155ИЕ2, 1533ИЕ2, 555ИЕ2 являются счетчиками с модулем 2 и 5, которые можно соединить и получить счетчик с модулем 10. Микросхемы 533ИЕ9 и 531ИЕ11 являются двоично-десятичными счетчиками.

Для создания счетчика с модулем М путем сброса необходима схема, формирующая сброс после достижения счетчиком числа М-1(когда придет импульс номера М).

2.4.4.3 Счетчики с обратным счетом. Реверсивные счетчики



При обратном счете счетчики повторяют состояния прямого счета в обратном порядке. Разница состоит в том, что при прямом счете последующий разряд меняет свое состояние при переключении предыдущего разряда из единицы в ноль, при обратном счете -из нуля в единицу. В счетчике с обратным счетом это выразится в подключении к входу последующего разряда выхода предыдущего разряда, инверсного по отношению к счетчику с прямым счетом. В разделе 4.4.1 изображен счетчик на D- триггерах. Подобная схема с обратным счетом и диаграмма ее работы показана на рис. Обратный счет широко применяют в схемах автоматики. Анализ рассмотренных схем показывает, что наличие входов S и R, устанавливающих в счетчике число 0 или М-1, недостаточно.

Необходима возможность занесения в счетчик любого числа,.

меньшего М-1, с которого начнется обратный счет. Занесение такого числа полезна и при прямом счете (с него начнется прямой счет). Поэтому во многих микросхемах имеются входы D_i , служащие для занесения в разряд i его значения D_i (операция называется предварительная установка). Занесение производится по разрешению на входе L. Как правило, при L=1 происходит счет, при L=0 происходит загрузка счетчика.

Счетчики, позволяющие вести счет как в прямом (сложение), так и в обратном направлении (вычитание) называются реверсивными. В реверсивных счетчиках (например, 531ИЕ17) имеется вход (обозначаемый буквой U или ), управляющий направлением счета. При U=1 счетчик работает на сложение. При U=0 -на вычитание.

Имеются счетчики с двумя динамическими входами: С_U - для счета на увеличение и С_D--для счета на уменьшение (555ИЕ6, 555ИЕ7). В них, когда импульсы подаются на один из входов, на второй должен подаваться высокий уровень.

Счетчик может содержать число М-1. При необходимости счета чисел, больших М-1, приходится микросхемы «каскадировать». Каскадирование асинхронных двоичных счетчиков при М=2ⁿ не вызывает трудностей: старший разряд соединяют с входом С следующей схемы. Для соединения синхронных счетчиков и счетчиков с М 2ⁿ в счетчиках имеются специальные выводы. Например, микросхема 555ИЕ6 представляет собой четырехразрядный двоично-десятичный реверсивный счетчик, а 555ИЕ7-- четырехразрядный двоичный реверсивный счетчик. В первом из них вывод переноса обозначается «РU» или «» , а вывод займа обозначается «PD» или «<0». При прямом счете каждый десятый импульс повторяется на выходе . Он может быть подан на вход С_U следующего счетчика. Во втором (5557ИЕ7) каждый шестнадцатый импульс повторяется на выходе РU (15).

При обратном счете после состояния 0 счетчик переводится в состояние 9 (15) импульсом на входе С_D. На выходе PD выходной импульс повторяет входной. Этот импульс может быть подан на вход С_D последующей микросхемы.

В микросхемах, в которых направление счета устанавливается напряжением на входе U, имеется выход ТС, на котором повторяется импульс С на входе микросхемы. Этот импульс подается на входы CEP(наращивание) и CET(вспомогательный) последующей микросхемы по специальной схеме, приводимой в справочниках.

Ниже для примера показано изображение синхронного четырехразрядного двоично-десятичного реверсивного счетчика с тактовыми входами на сложение и вычитание 555ИЕ6 и описано назначение его выводов.

D0…D6 -данные двоично-десятичного числа, которое предварительно можно занести в счетчик. Это могут быть числа 0…9 (в счетчик ИЕ7 можно заносить числа 0…15), заданные в двоичном коде. Данные D0…D6 могут быть поданы с какого-нибудь устройства или с переключателей. Для предварительной записи D0…D6 в счетчик используется вход L.

L -вход для предварительной записи числа в счетчик. Запись производится низким уровнем сигнала. В остальное время на входе L должен быть высокий уровень. Счет начнется с предварительно записанного числа.

С_U , С_D -импульсные входы счета, С_U для сложения, С_D для вычитания. Состояние счетчика (выходы Q) появляется на выходе по фронту импульса на входе С_U или С_D. Если счет идет по входу С_U, на входе С_D должен быть высокий уровень и наоборот.

P_U и P_D выходы, необходимые для наращивания (каскадирования) счетчика. При прямом счете после того, как в счетчике установится число 9 (1001), следующий импульс через выход P_U может быть подан на вход С_U следующей микросхемы.

При обратном счете на выходе P_D появится импульс с входа С_D, следующий после того, как в счетчике установится состояние ноль. Импульс с выхода P_D можно подать на вход С_D следующей микросхемы.



R--cброс. Подача на вход R высокого уровня, устанавливает все разряды счетчика в нулевое состояние независимо от состояния других входов.

2.4.4.4 Примеры работы со счетчиками

1) Схема с переменным модулем.

Выпускаются счетчики преимущественно с модулями 15, 10, 4. Имеется микросхема ИЕ2, в которой первый триггер не связан с остальными тремя, и за счет этого можно получить модули 2, 8 и 16. За счет дополнительных связей между триггерами можно получить и другие модули, но для этого необходимо применять отдельные триггеры. Счетчики с предварительной записью позволяют создавать любые коэффициенты деления К = за счет изменения модуля М.

Схема, показанная на рис., работает с модулем, который можно изменять с помощью переключателей. Схема работает следующим образом. После числа 15₁₀ (1111₂) следующий импульс на входе С создаст импульс на выходе Р. Как только на входе L установится низкое напряжение, число, набранное на входах D₀…D₃ , занесется в счетчик и счет продолжится с него. Пусть, например, в счетчик заносится число d =5. При поступлении импульсов на вход С счетчик продолжит счет с числа 6 до 15 после чего перейдет в состояние 0, т.е. счетчик будет иметь 11 состояний. В общем случае модуль пересчета М = 16-d.

При использовании счетчика в качестве делителя частоты выходным сигналом является Р. Импульс Р появляется при одиннадцатом импульсе на входе С.

На вход загрузки L можно подавать и выходные сигналы Q, а так же использовать для задания модуля вход сброса R, на который подают необходимый выход Q. Следует помнить, что синхронные и асинхронные счетчики работают при этом по-разному.

2) Каскадирование синхронных счетчиков. Увеличение разрядности синхронных счетчиков сложнее, чем у асинхронных. Для этого используются входы Е₁ (вспомогательнй) и Е₂ (наращивание). На рис. а) показана схема с использованием одного из входов, на рис. б) -- обоих. Следует напомнить, что обозначение входов Е₁ и Е₂ в разных источниках разное и потому следует сверять входы по номеру вывода. Недостатком схемы а) является снижение частоты тактового сигнала для последующих каскадов. В схеме б) при наращивании счетчика тактовая частота не меняется. В обеих схемах возможна предварительная загрузка, чем можно менять модуль пересчета.

2.5 Комбинационные схемы

К комбинационным схемам относятся шифраторы и дешифраторы, мультиплексоры и демультиплексоры, электронные ключи и некоторые другие схемы.

Шифраторы имеют два и более входов, каждому из которых соответствует двоичный код на выходе. Из этого следует, что сигнал должен поступать только на один из входов.

Для случаев, когда на входы поступает несколько сигналов, шифраторы выполняют приоритетными, т.е. на выход подается код приоритетного (более старшего) входа, остальные входы игнорируются. Для примера приведена схема шифратора ИВ1, имеющего 8 входов (I₁…I₈) и 3 выхода А (2⁰…2²). Активность входа определяется инверсным сигналом (на схеме это показано).Состояние входов демонстрируется выходами G и Е₀. Если I_1…I₈ равны нулю (все входы присутствуют), ЕО=1, а G=0. Если состояние хотя бы одного входа равно единице, ЕО=0, а G=1. Три двоичных выхода позволяют передать максимальное десятичное число 7. Поэтому восьмому входу (I₈) соответствует число 111₂ =7₁₀ , а каждому другому входу соответствует двоичное число, меньшее номера входа на единицу. Первому каналу соответствует число 0. Но число 0 соответствует и нулевым сигналам на входе. Чтобы различить эти ситуации используется выход G: если G=1, а все выходы А_.равны нулю, то имеется сигнал по первому входу. Сигнал ЕО используется для каскадирования шифраторов.

Вход ЕI разрешает работу микросхемы: при ЕI=0 все выходы равны нулю при любых состояниях входов. Работа дешифратора осуществляется при ЕI=1.Шифраторы часто выполняют с помощью логических элементов.

Дешифраторы (микросхемы ИД ) преобразуют двоичный код в десятичный. Обычно имеется четыре входа, т.е.на вход может быть подано максимальное число 2⁴-1 = 15₁₀ . Для двоично-десятичных дешифраторов число выходов девять, на вход нельзя подавать числа, большие 1001₂ =9₁₀. В двоичных дешифраторах число выходов 16, максимальное число на входе 15. Могут быть выходы с открытым коллектором, могут быть входы разрешения дешифрации. Существуют дешифраторы, служащие для управления матрицами на светодиодах. Дешифраторы также можно выполнить на логических микросхемах.

Мультиплексоры (MUX или MS) являются коммутаторами 2ⁿ входных сигналов на один выход. Для выбора каждого из этих входов мультиплексоры имеют адресную часть, на которую подается двоичный код номера выбранного входа.

В демультиплексорах (DMX) наоборот, состояние одного входа подают на выход, номер которого задается адресной частью.

На рис. показаны типичный мультиплексор 555КП7 и типичный демультиплексор 555ИД7, на примерах которых легко понять работу этих устройств. В обеих микросхемах адрес А (номер шины) кодируется в двоичном коде. Три двоичных разряда позволяют задать восемь (2³) входов (выходов) D . В мультиплексоре состояние любого из входов (D0…D7), заданного адресом А, поступает на выход D. В микросхеме 555КП7 имеется и инверсный выход. В этой же микросхеме имеется вход стробирования Е, служащий для согласования выхода мультиплексора с другими схемами. Микросхема передает восемь входов (D0…D7) на один выход, что в литературе часто обозначается как 8>1.

Выпускается большое разнообразие мультиплексоров (2>1, 4>1, 16>1). В одном корпусе может быть несколько мультиплексоров, с входами стробирования и без них, с общей и индивидуальной адресацией. Для увеличения возможностей построения схем многие мультиплексоры имеют третье состояние выхода.

В демультиплексорах состояние входа Е поступает на один из выходов D, указанный адресом А. В выпускаемых ИМС сигнал Е представляет собой конъюнкцию двух или трех входных сигналов. В микросхеме 555ИД7 Е = . Функцию микросхемы 555ИД7 можно представить как 1>8, с инверсными выходами. Мультиплексоры и демультиплексоры позволяют соединять ИМС так, чтобы увеличить количество входов- выходов.

Большинство демультиплексоров можно создать, используя дешифраторы.

Ключи представляют собой электронные контакты, позволяющие включать и выключать сигнал. То, что ключи выполняются по КМОП-технологии, позволяет иметь цепь управления, не связанную гальванически с источником сигнала. В результате ключи имеют следующие качества: возможность передавать не только цифровой, но и аналоговый сигнал; напряжение управляющего сигнала может отличаться от напряжения коммутируемого сигнала; схема ключа выполняется так, что сигналы могут передаваться от входа к выходу и в обратном направлении, т.е. двунаправлено. Микросхема 561КТ3 содержит четыре двунаправленных ключа с раздельным управлением. На рис. показан один из четырех ключей.

При ОЕ=1 ключ открыт в обоих направлениях, при ОЕ=0 -закрыт. Для коммутации цифровых и однополярных аналоговых сигналов вывод 7 микросхемы должен быть подключен к 0 В, а вывод 14--к напряжению питания сигнала 3…15В. Для коммутации двухполярных аналоговых сигналов вывод 7 подключается к -U_п , а вывод 14--к + U_п . Входа «направление передачи» нет.

На ключах можно реализовать и выполнение логических функций. Третье состояние включается, когда ключ закрыт.

2.5.2 Примеры использования изученных схем

В качестве примера рассмотрена схема работы клавиатуры, содержащей 64 клавиши, каждой из которых присвоен двоичный код от 0 до 63. Число 64= 2⁶, т.е. для задания числа 63 требуется 5 двоичных разрядов. Каждой клавише соответствует пятиразрядный двоичный код от 00001 до 11111. При нажатии на клавишу ее код должен передаваться на ЭВМ. Для этого нажатие на любую клавишу вызывает прерывание работающей программы, ЭВМ переходит на программу прерывания, в результате работы которой считывается код клавиши.

Пульт можно выполнить в виде шифратора, имеющего 64 входа, каждый из которых соответствует своей клавише. На выходе создается пятиразрядный код клавиши. При использовании шифратора 155ИВ1, имеющего 8 входов, потребуется не менее 64:8=8 микросхем, потребляющих большую мощность. Кроме них потребуются и другие ИМС. Так что устройство получится достаточно большим. На рис. показан другой вариант устройства, выполненный на счетчиках, мультиплексоре и других ИМС.

Клавиатура показана на рис. в виде прямоугольной матрицы А1, в пересечении линий которой расположены кнопки. Нажатие на кнопку вызывает соединение горизонтальной и вертикальной линий в соответствующей точке. На рисунке клавиатуры показаны номера кнопок в десятичной системе счисления. Двоичные коды кнопок представляют собой шестиразрядное число, соответствующее его номеру.

Для определения нажатой кнопки напряжение подается последовательно на каждую из вертикальных шин (от нулевой до седьмой) и сохраняется на ней определенное время. За это время последовательно считывается состояние каждой из восьми горизонтальных шин. Если нажата кнопка на одной из горизонтальных шин появляется напряжение. При этом известно, какая из вертикальных шин активна и по какой из горизонтальных шин выдается напряжение. Таким образом однозначно определяется нажатая кнопка.

Осуществляется эта идея следующим образом. Имеется генератор (DD1, DD2.1), который вырабатывает прямоугольные импульсы, которые считает счетчик. Так как клавиш 64, счетчик должен считать как минимум до 64. В качестве счетчика используется две микросхемы DD3 и DD4, установленные последовательно для возможности счета до 64. Для этого старший разряд микросхемы DD3 подключен к импульсному входу счетчика DD4. Из шестиразрядного кода клавиши на DD3 приходится четыре разряда, на DD4--два. Три младших разряда счетчика соединены с адресной частью мультиплексора (DD6), шины данных которого соединены с горизонтальными шинами матрицы клавиатуры. Последовательное изменение адреса от 000 до 111 вызывает последовательное считывание восьми горизонтальных шин матрицы. Три старших разряда подключены к дешифратору ( DD3), преобразующему двоичный код в унитарный, т.е. когда на входе дешифратора код последовательно меняется от 000 до 111, на выходе активными последовательно становятся вертикальные шины 0…7. Чтобы старшие разряды счетчика изменились на единицу, три младших разряда счетчика должны измениться от нуля до семи. Следовательно, если единица установилась на одной из вертикальных шин, следующая вертикальная шина установится в состояние 1 после того, как все горизонтальные шины последовательно примут значение 1. Происходит сканирование клавиатуры: медленно по вертикали, быстро по горизонтали. Пока в активном состоянии находится одна вертикальная шина, сканируются семь горизонтальных шин.

При нажатии на некоторую кнопку горизонтальная и вертикальная шины под ней соединяются. На выходе мультиплексора DD6 появится единица только в том случае, когда дешифратор выдает единицу на вертикальную шину, а мультиплексор считывает состояние горизонтальной шины, соответствующих нажатой кнопке. Координаты кнопки определяются компьютером по выходам счетчика D0…D5. Чтобы произошло чтение координат, компьютер должен выйти на программу прерывания, а код кнопки должен удерживаться до тех пор, пока она нажата. Оба действия осуществляются с помощью D-триггера DD2.2. Триггер устанавливается в состояние, соответствующее входу D, по инверсии тактового импульса. При установке триггера в состояние 1 происходит запрос прерывания (сигнал IR) и происходит остановка счета (вход D₀ счетчика DD3). Состояние удерживается, пока кнопка нажата. Теперь становится понятным, почему в качестве счетчиков выбрано два типа: 561ИЕ11 и 561ИЕ10. Первый из них имеет вход «остановка счета», а второй имеет возможность производить счет при переходе входного импульса из единицы в ноль.

Генератор выполнен на основе триггера Шмитта (DD1), выход которого через RC-цепь подан на вход. Чтобы обеспечить достаточную крутизну фронтов, импульс подается на Т-триггер, выполненный на основе D-триггера. Частота генератора при этом уменьшается вдвое. Чем выше частота генератора, тем выше быстродействие схемы. С другой стороны, чем ниже частота, тем легче избавиться от дребезга контактов. Поэтому находят компромиссный вариант, который в приведенном варианте составляет около 7 кГц .

2.5.3 Контроль четности, равнозначности кодов и сравнение двоичных чисел

При передаче цифровой информации от блока к блоку, от устройства к устройству и на расстояния возникает необходимость ее контроля на входе принимающего устройства. В процессе передачи отдельные элементы информации могут как пропадать, так и возникать. Существует множество способов обнаружения ошибок и даже обнаружения и исправления многих из них. Контроль четности является одним из наиболее простых, но и, в некоторых случаях, эффективных способов обнаружения единичных ошибок. Заключается он в том, что при передаче n -разрядного слова к нему добавляется еще один разряд (разряд четности), который равен нулю, если число единиц в слове четное или единице, если число единиц в слове нечетное. В передаваемом n+1 -разрядном слове число единиц всегда четное (можно создавать нечетное число единиц). Сказанное демонстрируется примером с передачей четырехразрядных двоичных чисел.

Передаваемое число Разряд четности Передаваемое число Разряд четности

0001 1 1001 0

0010 1 1010 0

0011 0 1011 1

0100 1 1100 0

0101 0 1101 1

0110 0 1110 1

0111 1 1111 0

1000 1 0000 0

На приемной стороне подсчитывается число единиц в n+1 -разрядном слове, которое должно быть четным. Нечетность свидетельствует о том, что бит информации пропал или возник. Ошибка не обнаруживается, если произошел сбой в четном количестве разрядов.

На передающей стороне должен быть установлен генератор разряда четности, на приемной--контроль четности.

Контроль по четности целесообразно применять в тех случаях, когда сбой в двух и более разрядах маловероятен. К таким устройствам относятся транзисторные и другие схемы, в которых разряды не связаны логически и изменение каждого разряда не влияет на другие разряды. К устройствам, в которых вероятен сбой одновременно двух и боле разрядов, относятся, например, различные ферромагнитные устройства памяти, в которых внешнее воздействие распространяется на большую область. В таких устройствах может произойти сбой нескольких разрядов и контроль по четности нецелесообразен.

Контроль по четности осуществляется с помощью схемы «Исключающее ИЛИ», которая, как известно, описывается функцией y= a +b, где a и b входы функции. Осуществляется эта операция по отношению(например) сначала к двум правым элементам кода, результат и последующий элемент снова подвергаются этой операции и т.д. Конечный результат и есть разряд четности. В указанном примере для первого кода (0001) происходит следующее: 1 0 = 1, следующее действие 1 0 = 1, следующее действие 1 0 = 1. Полученная единица и есть разряд четности.

Для кода 0101: 1 0 = 1; 1 1 = 0; 0 0 = 0, разряд четности равен нулю. Так работает генератор разряда четности. Разряд четности может передаваться отдельно от передаваемого кода, может вместе с ним.

Выпускаются ИМС контроля четности (155ИП2, 555ИП5, 561СА1). 155ИП2, 555ИП5 служат для контроля четности (нечетности ) восьмиразрядного кода, 561СА1--двенадцатиразрядного. Все ИМС имеют возможность контроля на четность или нечетность. Для этого у них имеются входы ЕЕ (разрешение четности) и ОЕ (разрешение нечетности). В микросхеме 555ИП5, которая приведена для примера, имеется только один вход ОЕ; при ОЕ =0 -контроль четности, при ОЕ =1--контроль нечетности. Все микросхемы имеют выход РЕ, на который поступает разряд четности. В ИМС 155ИП2 имеется еще один выход Р0, на который поступает разряд нечетности.

На приемной стороне устанавливается такая же микросхема, на вход ОЕ которой подается выход РЕ передающей микросхемы. ОЕ приемной микросхемы в принципе ничем не отличается от других разрядов, он имеет отдельное обозначение, чтобы подчеркнуть, что является разрядом n+1.

При необходимости передачи числа разрядов, большем, чем позволяет одна микросхема, как на передающей, так и на приемной стороне схемы каскадируют, т.е. выход РЕ предыдущей (младшей) микросхемы подают на вход ОЕ следующей. Вход ОЕ младшей микросхемы передающей стороны подключают к нулю в случае необходимости контроля четности или к единице в случае необходимости контроля нечетности. На приемной стороне вход ОЕ младшей микросхемы подключают к выходу РЕ старшей микросхемы передающей стороны.

Схемы равнозначности кодов. Коды х и y равнозначны, если их разряды x_i и y_i в каждой паре равны. Равнозначность широко используется, если необходимо сравнить измеряемую величину с заданной. Равнозначность определяется схемой «исключающее ИЛИ». На рис показана возможность определения равнозначности двух четырехразрядных кодов. Схема равнозначности еще проще реализуется с помощью микросхем «исключающее ИЛИ», имеющих выход типа открытый коллектор. Такой выход дает возможность создать монтажное И (ИЛИ).

Схемы сравнения двоичных чисел (цифровые компараторы).

В отличие от схемы равнозначности схема сравнения позволяет определить не только равенство чисел, но и показать, которое из них больше. На рис. показан компаратор четырехразрядных чисел А и В, разряд 3--старший. Операция сравнения как двоичных, так и десятичных чисел достаточно проста: начинают сравнение со старших разрядов. Если они равны, переходят к сравнению следующего разряда и т.д. Как только обнаруживается неравенство, сравнение можно закончить. Больше то число, в котором старший разряд больше. Выпускаются компараторы разных серий: 555СП1, 1533СП1, 561ИП2 и другие. В основном они служат для сравнения двух четырехразрядных чисел. Высокий уровень напряжения на трех выходах компаратора показывает соотношение между этими числами. Для возможности сравнения многоразрядных чисел имеются входы наращивания каскадов: А< В, А=В, А>В. Эти входы подключаются к соответствующим выходам предыдущей микросхемы (более младшего разряда). В самом младшем компараторе устанавливают единицу на вход А=В, а на два других--нули.

2.6 Запоминающие устройства

2.6.1 Виды и характеристики ЗУ

Запоминающие устройства (ЗУ) служат для хранения информации и обмена ею с другими устройствами. Микросхемы ЗУ занимают около 40% от общего выпуска ИМС, что говорит о важности их использования. ЗУ постоянно совершенствуются. Основными характеристиками ЗУ являются информационная емкость и быстродействие.

Информационная емкость -максимально возможный объем информации,- определяется количеством слов, которые , в свою очередь, выражаются в битах или байтах. Бит хранится в запоминающем элементе. Слово содержит несколько бит (обычно, кратно восьми--байтами), к которым возможно лишь одновременное обращение, т.е. записывать в ЗУ или читать из него можно только словами.

Для указания информационной емкости памяти используют символы К и М, которые означают: К =2¹⁰= 1024, М=2²⁰ =1 048 576. Говорят: память содержит 2К байт (бит, слов).

Информационная емкость ЗУ равна произведению размера (длины, разрядности) слов на их количество. Важным параметром является организация ЗУ. Примеры организации: 32х8, 128Кх8, 1Мх1, что означает 32, 128К восьмиразрядных слов и 1М одноразрядных слов.

Быстродействие ЗУ определяется длительностями записи, считывания или длительностью цикла записи/считывания и других, которые необходимы для установки в заданное состояние. В зависимости от сложности ЗУ и параметров, определяющих ее, может быть значительно больше.

Для классификации ЗУ важнейшим признаком является способ доступа к данным, который может быть адресным, циклическим, с последовательным доступом и др. При адресном доступе код адреса указывает номер ячейки памяти, в которой хранится искомое слово. Число ячеек памяти N=2ⁿ, где n--число разрядов адреса. Информацию можно внести (прочитать) в любую ячейку памяти с адресом в пределах 2ⁿ.

Адресные ЗУ делятся на ROM (постоянные ЗУ) и RAM (ОЗУ--оперативные ЗУ или ЗУПВ--запоминающие устройства с произвольной выборкой).

6.2 Постоянные запоминающие устройства (ПЗУ- латинский эквивалент ROM) делятся на три основных типа.

Программируемые на заводе (при изготовлении) с помощью специальных масок (ПЗУМ латинский эквивалент ROM(М)) . Потребитель никак не может изменять их содержимое.

Однократно программируемые потребителем (ППЗУ--PROM). После записи программы перепрограммирование невозможно.

Многократно перепрограммируемые потребителем ПЗУ: EPROM--с ультрафиолетовым стиранием старой информации (репрограммируемое --РПЗУ-УФ) , EEPROM - с электрическим стиранием (репрограммируемое - РПЗУ-ЭС), FLASH--электрически перепрограммируемое.

2.6.3 Однократно программируемые ПЗУ (PROM)

Простейшая схема ПЗУ представляет собой дешифратор с n входами и 2ⁿ выходами, которые подключены через плавкие перемычки к входам схем ИЛИ. ПЗУ имеет m параллельных выходов, т.е. объем памяти 2ⁿхm. С помощью специального устройства (программатора) ненужные перемычки пережигаются. Для этого ПЗУ имеет специальный элемент управления программированием. В режиме программирования на выходы D_i ПЗУ, где должна быть уничтожена перемычка, через программатор подается напряжение 12,5В. Это напряжение создает ток, которого достаточно для пережигания перемычки. Прожигание можно повторить с разной длительностью.

Выпускаются ПЗУ 155РЕ3 (32х8 бит--устаревшая микросхема), 556РТ4 (256х4), 556РТ5 (512х8), 556РТ7 (2кх8) и другие. Для более ясного понимания работы ПЗУ ниже рассмотрен пример использования ПЗУ 32х8 бит для управления семисегментным светодиодным индикатором.

Все ПЗУ выполняются с выходами с открытым коллектором или с тремя состояниями для возможности наращивания объема памяти с помощью «монтажного ИЛИ.

Для включения и выключения ПЗУ имеется специальный вход Е. В некоторых ЗУ таких входов несколько.

2.6.3.1 Пример использования ПЗУ 32х8 бит для управления семисегментным светодиодным индикатором

На рис.показано устройство ППЗУ в виде дешифратора с пятью (х₁ …х₅) входами и 2⁵=32 выходами. Выходы дешифратора подключены к входам матрицы с восьмью выходами D₀ … D₇. Перемычки между горизонтальными и вертикальными шинами прожигаются в соответствии с таблицей программирования. Оставшиеся непрожжеными перемычки показаны точками. В этих точках горизонтальные и вертикальные шины соединены, в таблице они показаны нулями.

Таблица программирования ППЗУ

Адр.(16)	х5 х4 х3 х2 х1	D7D6D5D4D3D2D1 D0	Символ
0 0	0 0 0 0 0	1 1 0 0 0 0 0 0	0
0 1	0 0 0 0 1	1 1 1 1 1 0 0 1	1
0 2	0 0 0 1 0	1 0 1 0 0 1 0 0	2
0 3	0 0 0 1 1	1 0 1 1 0 0 0 0	3
04	0 0 1 0 0	1 0 0 1 1 0 0 1	4
0 5	0 0 1 0 1	1 0 0 1 0 0 1 0	5
0 6	0 0 1 1 0	1 0 0 0 0 0 1 0	6
0 7	0 0 1 1 1	1 1 1 1 1 0 0 0	7
0 8	0 1 0 0 0	1 0 0 0 0 0 0 0	8
0 9	0 1 0 0 1	1 0 0 1 0 0 0 0	9
0 А	0 1 0 1 0	1 0 0 0 1 0 0 0	А
0 В	0 1 0 1 1	1 0 0 0 0 0 1 1	b
0 С	0 1 1 0 0	1 1 0 0 1 1 1 0	C
0 D	0 1 1 0 1	1 0 1 0 0 0 0 1	d
0 E	0 1 1 1 0	1 0 0 0 0 1 1 0	E
0 F	0 1 1 1 1	1 0 0 0 1 1 1 0	F
1 0	1 0 0 0 0	0 1 0 0 0 0 0 0	0.
1 1	1 0 0 0 1	0 1 1 1 1 0 0 1	1.
…	…	…	…
1 F	1 1 1 1 1	0 0 0 0 1 1 1 0	F.

Адрес в таблице показан в шестнадцатиричной системе. Единицей в таблице указывается прожигаемая перемычка.

Таблица составлена для конкретного случая - управления семисегментной светодиодной матрицей с точкой с общим анодом. Соединение микросхемы ППЗУ с матрицей и соответствующие обозначения показаны на рис. Буквами показаны элементы матрицы, десятичная точка--точкой. На этом же рисунке показан пример обозначения ППЗУ с пятиразрядным адресом и восьмиразрядным выходным словом. Чтобы светился заданный сегмент, на соответствующий ему вход должен быть подан ноль. Точка задается выходом D₇. В первой части таблицы (адреcа 00…0F) запрограммированы символы без точки, во второй части (адреса 10…1F), которая отличается от первой только единицей в разряде D₇,-- те же символы с точкой.

Семисегментный индикатор является цифровым. Однако он позволяет запрограммировать некоторые буквенные символы, что показано в графе «Символ» таблицы.

Программирование ЗУ осуществляется подачей высокого напряжения на те выходы D0…D7, перемычки на которых должны быть уничтожены. Управление прожиганием осуществляется с помощью управляющего входа Е. В настоящее время ЗУ с пережигаемыми перемычками практически не применяются из-за возможности восстановления перемычек и, соответственно, низкой надежностью.

2.6.4 Перепрограммируемые ЗУ (EPROM, EEPROM)

Хранить информацию в ЗУ можно с помощью МНОП-транзисторов (металл--нитрид кремния--оксид кремния -полупроводник) и транзисторов с плавающим затвором. Идея возможности хранения информации заключается в том, что между затвором и каналом создается область, в которую можно поместить заряд, который будет так же, как затвор, воздействовать на канал. Канал в таком транзисторе управляется напряжением на затворе и созданным зарядом. Например, в МНОП-транзисторе с n-каналом отрицательный заряд, помещенный в область заряда, уменьшает воздействие на канал положительного напряжения на затворе, отпирающего транзистор. Пороговое напряжение повышается настолько, что положительные рабочие напряжения на затворе не могут открыть транзистор. При отсутствии заряда транзистор легко открывается. Это используется для хранения бита информации. При обращении к транзистору на его затвор подается рабочее отпирающее напряжение. Наличие заряда приводит к тому, что напряжение стока не меняется (можно трактовать как наличие единицы); отсутствие заряда приводит к отпиранию транзистора, на сток передается напряжение истока (например, ноль). Состояние можно трактовать как ноль.

В транзисторах с плавающим затвором область, в которую помещается заряд, называется плавающим затвором (в отличие от электрода транзистора, называемого затвором).

Программируются подобные ЗУ с помощью программаторов. На сток и затвор подаются напряжения, значительно превышающие рабочие. Вследствие туннельного эффекта область заряда заполняется зарядами, которые могут храниться достаточно долго. Например, МНОП-транзисторы могут выдержать до 10⁴…10⁶ перезарядов, храниться информация может до 10 лет. Для транзисторов с плавающим затвором эти показатели еще выше. Транзисторы с плавающим затвором обладают ценным качеством: заряд плавающего затвора саморегулируется, он не может превысить определенной величины, что широко используется при программировании.

Для стирания информации необходимо удалить заряд. В микросхемах EPROM это делается с помощью ультрафиолетового облучения, в микросхемах EEPROM - с помощью внешнего напряжения.

В ЗУ с ультрафиолетовым стиранием в корпусе микросхемы делается специальное окно с кварцевым стеклом, через которое кристалл облучается кварцевой лампой с заданной мощностью облучения. Длительность облучения доходит до 30 минут. Под действием облучения электроны приобретают энергию, достаточную, чтобы покинуть область заряда. При облучении стирается вся память. Ультрафиолетовое облучение снижает срок работы микросхемы, так как ультрафиолет влияет на качество материалов.

В ЗУ с электрическим стиранием стирание осуществляется так же, как и запись с помощью более высоких напряжений. Такое качество дает возможность, во-первых, стирать информацию в каждом разряде отдельно и, во-вторых, осуществлять поразрядное перепрограммирование ЗУ.

На рис. для примера показана ЗУ 573РФ2 (с ультрафиолетовым стиранием). Буквой А обозначены адресные шины, буквой D--шины данных. По количеству шин видно, что ЗУ имеет объем 2Кх8 бит. Для программирования, контроля или чтения предусмотрены входы ОE, CS и U_p. В режиме чтения вход CS (выбор кристалла) должен быть в состоянии 1, в режиме программирования--0. При программировании на вход U_p подается напряжение U_p=25В, а на вход CS--программирующий импульс положительной полярности длительностью 50мс.

В режиме чтения на вход U_p подается рабочее напряжение U_p=5В, а на вход CS--нулевое напряжение, длительность которого определяется длительностью чтения.

Вход ОЕ разделяет состояния «запись» и «контроль при записи». Запись информации производится при ОЕ=1, контроль при записи--при ОЕ=0 ,

В связи со сложностью и длительностью процесса стирания информации в микросхемах EPROM, они находят все меньшее и меньшее применение. В то же время ЗУ типа ЕEPROM легко перепрограммируются даже на печатной плате, где они установлены. Однако их размеры и стоимость превышают те же параметры ЗУ типа EPROM.

Флэш-память является кульминацией развития энергонезависимой памяти с электрическим стиранием. Существенное отличие от ЗУ типа ЕEPROM заключается в том, что запись-стирание осуществляется не отдельными словами, а одновременно всей памяти или ее отдельных блоков. Такая структура позволяет существенно упростить схемы ЗУ. Однако такое построение памяти даже для замены одного слова требует замены всего блока. Для увеличения числа циклов перепрограммирования используют специальные алгоритмы распределения информации по всем блокам. Так исключается ситуация, когда одни ячейки работают постоянно, а другие совсем не работают.

В ЗУ флэш-памяти проходят более сложные процессы, чем в ЗУ типа ЕEPROM, так как в последних в рабочем режиме производится только чтение, а во флэш происходит стирание старой информации и запись новой. Поэтому традиционное адресное управление памятью заменяется словами-командами, записываемыми в специальный внутренний регистр. Слова-команды могут содержат несколько последовательных команд, обеспечивающих выполнение операции.

Развитие флэш-памяти происходит с огромной скоростью в связи с небывалыми перспективами ее применения--от замены традиционных твердых дисков до носимых в кармане «флэшек».

Имеется большое количество устройств, у которых требования к объемам и быстродействию памяти достаточно скромны. В ЗУ для таких устройств удобно организовать последовательную структуру, позволяющую значительно упростить аппаратную часть памяти. В таких устройствах адреса и данные вводятся по одной линии (провод, контакт) последовательно разряд за разрядом. Время обмена при этом значительно увеличивается, но в той же мере увеличивается компактность и снижается стоимость. На этом и основаны «карманные» ЗУ, имеющие в настоящее время объемы памяти, измеряющиеся гигабайтами.

2.6.5 Оперативные запоминающие устройства (ОЗУ)

ПЗУ относительно редко перепрограммируются, чтобы затем многократно пользоваться запрограммированной информацией. Основной режим их работы--чтение. Если в процессе работы с информацией требуется и запись, и хранение, и чтение информации, используются ОЗУ. ОЗУ бывают статическими и динамическими. В статических ОЗУ информация содержится в триггерах, в динамических--на емкостях. Время хранения информации в динамических ОЗУ не превышает несколько мс, т.е. информацию необходимо регенерировать.

ОЗУ содержат определенное количество ячеек памяти, выбор которых производится по их адресам. Если адрес можно задать произвольно, ЗУ называется ЗУ с произвольной выборкой.

Ячейки памяти располагают в виде прямоугольной матрицы. n-разрядный адрес ячейки А_n-1…А₀ дешифрируют с помощью двух дешифраторов--дешифратора строк (DCR) и дешифратора столбцов (DCC). На дешифратор DCR поступает m младших разрядов адреса, на дешифратор DCC--n-m старших разрядов. Ячейка выбирается на пересечении линий дешифрированных адресов.

Ячейка содержит от одного до нескольких бит информации, выходы ячейки выполняются или с тремя состояниями, или с открытым коллектором. Это делается для возможности подключения нескольких микросхем к общей шине.

Многие ЗУ имеют двунаправленную шину данных, т.е. по одной шине можно как передавать информацию на другие устройства, так и принимать ее. Для примера приведено условно-графическое обозначение микросхемы 537РУ13, по которой можно представить работу и других схем.

Микросхема имеет двунаправленную четырехразрядную шину данных DB, о чем свидетельствует двунаправленная стрелка в обозначении выходов и обозначение DB (в переводе означает двунаправленность). Так как по этой шине информация как выдается, так и поступает, в микросхеме отсутствует входная шина данных. Направлением передачи данных управляет сигнал WE. Если WE=0, шины DB принимают входную информацию; при WE=1 информация из ЗУ передается к внешнему устройству. Выбор кристалла производится входом CS. Поэтому при CS=0, WE=0--запись; при CS=0, WE=1--чтение; при CS=1 --Z-состояние выхода. Микросхема имеет 10 адресных входов, т.е. ее емкость 1К четырехразрядных слов.

Динамические запоминающие устройства с произвольной выборкой (ЗУПВ) обычно имеют один входной информационный разряд (DI), один выходной информационный разряд (DО) и большое количество адресных разрядов (А). При необходимости запомнить многоразрядное слово в параллельном коде устанавливают параллельно число микросхем, равное числу разрядов.

ИМС имеет еще три вывода: WE--разрешение записи. Запись производится при WE=0; RAS--сигнал записи во внутренний регистр адреса строк (так же, как в статических ЗУ адрес представляют в виде прямоугольной матрицы), запись производится по нулевому уровню; CAS-- сигнал записи во внутренний регистр адреса столбцов. Адрес задается в два этапа: сначала вводят адрес строк, затем--адрес столбцов. Если микросхема имеет семиразрядный адрес, то семь разрядов используется дважды, т.е. объем памяти равен 2¹⁴ = 16К бит. Такая структура введена для того, чтобы уменьшить размер микросхемы, так как вдвое сокращается количество выводов адреса.

Так как память связана с зарядом конденсатора, для стабильности имеется внутренний источник питания. Микросхемы зачастую подключаются к двум, а иногда и к трем источникам питания.

Регенерация заряда на конденсаторе автоматически производится в промежуток времени между двумя записями, Для этого выход DО подключается к входу DI. Так как во время записи выход находится в третьем состоянии, он не влияет на процесс записи. Во время регенерации на входе устанавливается состояние выхода. Регенерация производится построчно. Время хранения информации в ячейке не превышает 1…2 мс, за это время должна пройти регенерация во всех ячейках данной строки, а затем происходит последовательный переход на следующую строку.

2.7 Программируемые логические матрицы (ПЛМ) и программируемые логические интегральные схемы (ПЛИС)

В предыдущих разделах ПЗУ рассматривались как средство хранения информации. Так как любой автомат строится на основе логических элементов, эти элементы можно собрать в пределах одной микросхемы, создав необходимые логические связи между ними. Эта идея лежит в основе ПЛМ. Для создания автоматов на основе ПЛМ удобно представление информации в табличной форме.

ПЛМ строится на основе двух программируемых матриц--матрицы элементов И и матрицы элементов ИЛИ,--связанных между собой. На входе матрицы И установлены буферные элементы, создающие прямой и инверсный сигналы (если входов n, выходов буферных элементов 2n). Все 2n сигналов через пережигаемые перемычки подаются на m одинаковых схем И с 2n входами каждая. Матрица И имеет m выходов (с каждой схемы И). В исходном состоянии на всех m выходах сигналы равны нулю, так как на входах схем И имеются сигналы х и . Пережигая определенные перемычки, получают на каждом из m выходов необходимую функцию (термы), которая будет подана на матрицу ИЛИ.

Матрица ИЛИ имеет k элементов ИЛИ, каждый из которых имеет m входов, сигналы на которые подаются через пережигаемые перемычки с m выходов элементов И. Таким образом, на выход ПЛМ поступает k выходов элементов И, представляющих собой запрограммированные логические функции. Для того, чтобы иметь возможность получать инверсии выходных сигналов, каждый из k выходов подается на схему «исключающее ИЛИ», один из входов которой через пережигаемую перемычку подан на корпус. ПЛМ характеризуются тремя числами: числом входов n, возможным числом внутренних состояний m и числом выходов k.