Общие сведения о цифровых автоматах
Синтез цифровых автоматов без памяти. Одноразрядный комбинационный сумматор. Минимизация систем переключательных функций. Регистры параллельного действия. Технические особенности конечных автоматов. Счетчики с одновременным, сквозным, групповым переносом.
| Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
| Вид | курс лекций |
| Язык | русский |
| Дата добавления | 16.09.2017 |
| Размер файла | 2,0 M |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Вторая техническая особенность конечного автомата связана с возможностью возникновения неустойчивых состояний и так называемых «гонок» в автомате. Понятие устойчивости заключается в следующем. Пусть в графе автомата мы имеем такой участок:
Здесь оба перехода (ai --> as) и (as --> af) выполняются под действием одного и того же входного сигнала xj. Если длительность синхронизирующего сигнала СИ2 больше времени перехода автомата из состояния ai в состояние as, то сразу после перехода автомата в as может начаться переход в следующие состояния af под действием того же входного сигнала xj. Таким образом, автомат может перескочить состояние as и к моменту времени t+1 оказаться не в as, как это требуется по графу, а в af. Состояние as в данном случае будет неустойчивым.
Другой неприятный момент заключается в том, что при работе автомата могут возникать так называемые «гонки» (состязания). Дело в том, что триггера в схеме имеют различные времена срабатывания, а также различные времена задержек сигналов обратной связи, которые поступают с выходов триггеров на их входы через комбинационную схему II. По этим причинам, если при переходе автомата из состояния ai в as должны измениться состояния нескольких триггеров, то между выходными сигналами этих триггеров начинаются гонки. Тот триггер, который выиграет гонки, то есть изменит свое состояние раньше других триггеров, может через цепь обратной связи изменить сигналы возбуждения на входах других триггеров до того момента, как они изменят свои состояния. Это, очевидно, может вызвать переход автомата совсем не в то состояние, которое нужно графу. Например. Пусть ai=101, as=010. Тогда при переходе из ai в as под действием входного сигнала xj меняются состояния всех триггеров. Допустим, что первый триггер изменил свое состояние раньше других. В этом случае автомат окажется в некотором промежуточном состоянии ah=001, и если из этого состояния есть переход под действием сигнала xj в al=011, то автомат в момент времени t+1может оказаться в al, а не в as.
Для устранения описанного эффекта гонок и неустойчивых состояний часто используют двойную память в автомате, когда каждый триггер в схеме дублируется. Структурная схема автомата выглядит при этом следующим образом:
Здесь под действием синхронизирующего сигнала СИ1 формируются выходные сигналы Zl(t) и переключаются триггера первого ряда. Под действием СИ2 состояния триггеров первого ряда переписываются в соответствующие триггера второго ряда. Поскольку СИ2 сдвинуты относительно СИ1, а сигнал обратной связи о состоянии автомата снимается с триггеров второго ряда, то в момент поступления входного сигнала, то есть в СИ1, состояние автомата не изменяется и продолжает оставаться прежним до СИ2. Поэтому в такой схеме полностью обеспечивается устойчивость состояний и устраняется влияние гонок. Действительно, гонки сигналов с выходов триггеров второго ряда возможны в момент СИ2, то есть в момент переключения этих триггеров. Но в момент СИ2=1, СИ1=0 и следовательно эти гонки никак не могут повлиять на состояния триггеров первого ряда, которые переключаются в момент СИ1=1. Также не будет и неустойчивых состояний, поскольку автомат не может проскочить за один такт через одно состояние и перейти в следующее, ибо в момент перехода триггеров первого ряда в новое состояние, то есть в СИ1, состояние триггеров второго ряда не меняется (СИ2=0) и, следовательно, не могут измениться и сигналы возбуждения триггеров первого ряда, которые зависят от состояния триггеров второго ряда. Поэтому автомат не может проскочить состояние.
С целью упрощения построения схем автоматов, имеющих двойную память, промышленность выпускает специальные двухступенчатые триггера. Рассмотрим работу такого триггера на примере двухступенчатого JK-триггера.
Особенностью двухступенчатого триггера является то, что он меняет свое состояние в момент окончания синхронизирующего сигнала С. В результате этого во время действия сигнала С выходные сигналы триггера не меняются, а происходит запись информации в триггер Т1. В момент С=0 состояние триггера Т1 переписывается в Т2.
Двухступенчатый триггер
Эквивалентные автоматы.
Два автомата Sa и Sb с одинаковыми входными и выходными алфавитами называются эквивалентными. Для любого автомата Мили существует эквивалентный ему автомат Мура, и, обратно, для любого автомата Мура существует эквивалентный ему автомат Мили.
Рассмотрим алгоритм перехода от произвольного конечного автомата Мили к эквивалентному ему автомату Мура.
Пусть дан конечный автомат Мили Sa={Aa,Xa,Ya,a,a}, имеющий множество состояний Aa={a0,a1,…,ai,…,an}, множество входных и выходных сигналов Xa={x1,x2,…,xj,…,xm} и Y={y1,y2,…,yg,…,yk}, а также функции переходов a(a,x) и выходов a(a,x).
Требуется построить эквивалентный ему автомат Мура Sb={Ab,Xb,Yb,b,b}, у которого Xb=Xa, Yb=Ya, так как множества входных и выходных сигналов у эквивалентных автоматов должны совпадать.
Для определения множества состояний Ab автомата Мура образуем всевозможные пары вида (ai,yg), где yg - выходной сигнал, приписанный к дуге, входящей в состояние ai. Например, для вершины ai имеем пары (ai,y1), (ai,y2), (ai,y3).
Если такие пары мы образуем для всех вершин, то получим множество пар, которое является множеством состояний автомата Мура:
Ab={(a0,y1), (a0,y2),…,(an,yk)}={b1,b2,…,bn}, где bl=(ai,yg).
Функции выходов b и переходов b определим следующим образом. Каждому состоянию автомата Мура, представляющему собой пару вида (ai,yg) поставим в соответствие выходной сигнал yg, то есть функция выходов равна yg=b[(ai,yg)] = b[bl]. Если в автомате Мили Sa был переход
a(ai,xj)=as и при этом выдавался выходной сигнал a(ai,xj)=yp, то в эквивалентном автомате Мура будет переход из множества состояний (ai,yg), где g принадлежит G, G - множество номеров выходных сигналов, приписанных к входящей ai дуге, в состояние (as,yp) под действием входного сигнала xj.
Автомат Мили (фрагмент)
Автомат Мура эквивалентный автомату Мили
Автомат Мили имеет два состояния, а автомат Мура три : (ai,yf), (ai,yh), (ai,yp). Если автомат Мили был в состоянии ai и пришел входной сигнал xj, то должен выработаться выходной сигнал yp. Поэтому в автомате Мура из состояний, порождаемых ai, то есть из состояний (ai,yf) и (ai,yh) при поступлении xj переход должен идти в состояние, отмеченное выходным сигналом yp, то есть в (as, yp). В качестве начального состояния автомата Мура можно взять любое состояние из множества (a0, yr).
Преобразование автомата Мили в автомат Мура
Рассмотрим пример: Пусть необходимо преобразовать автомат Мили, в автомат Мура.
Граф автомата Мили
В автомате Мили Xa = {x1, x2}, Ya = {y1,y2}, Aa = {a0, a1,a2}.
В эквивалентном автомате Мура Xb = Xa = {x1, x2}, Yb = Ya = {y1, y2}.
Построим множество состояний Ab автомата Мура, для чего найдем множества пар, порождаемых каждым состоянием автомата Sa.
|
Состояние |
Порождаемые пары |
|
|
a0 |
{(a0, y1), (a0, y2)}={b1, b2} |
|
|
a1 |
{(a1, y1)}={b3} |
|
|
a2 |
{(a2, y1), (a2, y2)}={b4, b5} |
Отсюда имеем множества Ab состояний автомата Мура Ab = {b1, b2, b3, b4, b5}. Для нахождения функции выходов b с каждым состоянием, представляющим собой пару вида (ai, yg), отождествим выходной сигнал, являющийся вторым элементом этой пары. В результате имеем:
b(b1) = b(b3) = b(b4) = y1; b(b2) = b(b5) = y2.
Построим функцию переходов b. Так как в автомате Sa из состояния a0 есть переход под действием сигнала x1 в состояние a2 с выдачей y1,то из множества состояний {b1, b2}, порождаемых a0, в автомате Sb должен быть переход в состояние (a2, y1) = b4 под действием сигнала x1.
Аналогично, из {b1, b2} под действием x2 должен быть переход в (a0, y1) = b1. Из (a1, y1) = b3 под действием x1 переход в (a0, y1) = b1, а под действием x2 - в (a2, y2) = b5. Наконец из состояний {(a2, y1), (a2, y2)} = {b4, b5} под действием x1 в (a0, y2) = b2, а под действием x2 - в (a1, y1) = b3. В результате имеем граф и таблицу переходов эквивалентного автомата Мура.
Граф эквивалентного автомата Мура
Таблица переходов
|
yg |
y1 |
y2 |
y1 |
y1 |
y2 |
|
|
xj\bi |
b1 |
b2 |
b3 |
b4 |
b5 |
|
|
x1 |
b4 |
b4 |
b1 |
b2 |
b2 |
|
|
x2 |
b1 |
b1 |
b5 |
b3 |
b3 |
В качестве начального состояния автомата Sb можно взять любое из состояний b1 или b2, так как оба порождены состоянием a0 автомата Sa.
Переход от автомата Мура к автомату Мили
Обратная задача, то есть переход от автомата Мура к автомату Мили решается чрезвычайно просто. Пусть дан автомат Мура
Sb ={Ab, Xb, Yb, b, b}
Необходимо построить эквивалентный ему автомат Мили
Sa = {Aa, Xa, Ya, a, a}
По определению эквивалентности имеем Xa = Xb; Ya = Yb. Кроме того, Aa = Ab, a= b. Остается только построить функцию выходов. Если в автомате Мура b(ai, xj) = as, а b(as) = yg, то в автомате Мили a(ai, xj) = yg. Другими словами a(ai, xj) = b(b(ai, xj)). Таким образом, таблица переходов автоматов Мили и Мура совпадают. А таблица выходов эквивалентного автомата Мили строится так, что в каждую клетку таблицы записывается выходной сигнал, которым отмечено состояние, расположенное в данной клетке. Пример:
Пусть дан автомат Мура:
|
xj\yi |
y1 |
y1 |
y3 |
y2 |
y3 |
|
|
xj\ai |
a0 |
a1 |
a2 |
a3 |
a4 |
|
|
x1 |
a1 |
a4 |
a4 |
a2 |
a2 |
|
|
x2 |
a3 |
a1 |
a1 |
a0 |
a0 |
Тогда эквивалентный ему автомат Мили имеет следующую совмещенную таблицу переходов и выходов.
|
xj\ai |
a0 |
a1 |
a2 |
a3 |
a4 |
|
|
x1 |
a1/y1 |
a4/ y3 |
a4/ y3 |
a2/ y3 |
a2/ y3 |
|
|
x2 |
a3/ y2 |
a1/ y1 |
a1/ y1 |
a0/ y1 |
a0/ y1 |
Лекция 8. Регистры
К типовым узлам ЭВМ, предназначенным для хранения и преобразования двоичной информации, относятся различные виды регистров, счетчиков, сумматоров и дешифраторов.
Регистром называется устройство, предназначенное для приема, хранения и передачи информации. Информация в регистре хранится в виде двоичного числа, причем каждому разряду числа, записанного в регистр, соответствует свой разряд регистра.
Регистры используются также для выполнения некоторых операций над числами, такими как сдвиг числа влево или вправо, образование обратного кода числа, преобразование последовательного кода в параллельный и обратно, поразрядное логическое сложение и умножение чисел и т.д. В зависимости от способа ввода и вывода информации различают регистры параллельного, последовательного и параллельно-последовательного действия.
Регистры параллельного действия
В регистрах параллельного действия запись числа осуществляется параллельным кодом, т.е. во все разделы регистра одновременно.
Регистр строится на триггерах, число которых равно числу разрядов в хранимом слове, т.е. каждый триггер предназначен для запоминания одного разряда числа. В качестве триггеров в таких регистрах используется, как правило, RS- и D- триггера. В зависимости от количества каналов, по которым поступает информация на входы регистра, различают регистры парафазного и однофазного вида. Парафазные регистры характеризуются тем, что информация на каждый разряд поступает по двум каналам (прямому и инверсному), а в однофазных регистрах информация поступает по одному каналу (прямому или инверсному). Приведем схему парафазного регистра на синхронных RS-триггерах с асинхронными и установочными входами R и S:
Пусть в n-разрядный регистр необходимо записать n-разрядное двоичное число X=xn-1xn-2…x1x0. Прямой и обратный коды каждого разряда числа поступают одновременно на S и R входы триггера. Запись числа осуществляется по синхронизирующему сигналу С. Если необходимо прочитать прямой код числа, хранящегося в регистре, необходимо в схему подать сигнал Чтпр (чтение прямое). Тогда на выходах конъюнкторов первой группы появится число в прямом коде, поскольку входы этих конъюнкторов соединены с прямыми выходами триггеров. Аналогично, при подаче сигнала Чтобр (чтение обратное), на выходах конъюнкторов второй группы появится число в обратном коде, а при одновременной подаче сигналов Чтпр и Чтобр будет прочитано число из регистра в парафазном параллельном коде.
Схема однофазного регистра на синхронных RS-триггерах с установочными R и S входами отличаются от приведенной лишь тем, что на вход R регистра инверсный код числа не подается. В этом случае этапу приема числа в регистр предшествует этап сброса регистра в нулевое состояние, который осуществляется по сигналу Уст «0», поступающему одновременно на асинхронные R входы всех триггеров. Далее по сигналу С те триггера, на вход S которых подается единичный сигнал, перейдут в единичное состояние, а остальные останутся в нулевом состоянии. Таким образом, однофазный регистр на RS-триггерах является двухтактным, тогда, как парафазный регистр - однотактным. Поэтому для увеличения быстродействия однофазные регистры строятся на D-триггерах, сбрасывать которые в нулевое состояние нет необходимости.
Регистр последовательного действия.
В ЭВМ на ряду с параллельным используется также последовательный способ представления двоичной информации, при котором код числа передается по одному каналу последовательно разряд за разрядом в дискретные моменты времени, задаваемые синхроимпульсами. Для приема и выдачи чисел, представленных в последовательном коде, и используются регистры последовательного действия, основу которых составляют регистры сдвига. Регистр сдвига осуществляет операцию сдвига записанного в него двоичного числа влево или вправо на один или несколько разрядов при подаче специального управляющего сигнала «сдвиг». Рассмотрим синтез двухразрядного сдвигающего регистра на D-триггерах. Регистр должен работать следующим образом: в момент прихода синхронизирующего сигнала С число сдвигается в регистре вправо на один разряд. При этом разряды числа, сдвигаемые вправо, поступают на выход регистра, а в освобождающиеся слева разряды вводятся разряды числа, поступившего в последовательном коде на его вход. Имеем следующую кодированную таблицу переходов и функции возбуждения (таблица выходов не строится, ибо выходами регистра являются выходы самих триггеров).
Кодированная таблица переходов и функций возбуждения
Используя диаграммы Вейча, получаем следующие минимальные дизъюнктивные нормальные формы функций возбуждения триггеров.
Минимальные дизъюнктивные нормальные формы функций возбуждения триггеров
Отсюда получаем следующую схему сдвигающего регистра:
С целью устранения гонок и неустойчивых состояний используются двухступенчатые D-триггера.
Регистр работает следующим образом. В момент поступления синхроимпульсов (т.е. в момент С=1) во второй D-триггер записывается информация, хранящаяся в первом триггере, а в первый триггер записывается очередной разряд числа, поступающего на вход регистра. При С=0 записанная информация появляется на выходе триггеров. Двухступенчатый D-триггер имеет вид:
Аналогично строится и n-разрядный регистр сдвига, который содержит n последовательно соединенных D-триггеров, причем вход первого триггера является входом регистра.
По приведенной методике можно построить регистр сдвига информации влево или вправо и на другой элементной базе, например на RS или JK триггерах. Заметим, что в случае сдвига информации, хранящейся в регистре, и отсутствии входного сигнала, в освобождающиеся разряды регистра вводятся нули. Например, регистр сдвига вправо на один разряд на синхронных JK триггерах имеет вид:
Если в такой регистр занести число в параллельном коде, а потом осуществить сдвиг этого числа вправо, причем в каждом также сдвигать число на один разряд, то число, первоначально представленное в параллельном коде, будет преобразовано в последовательный код. После n сдвигов в регистр будет находится код нуля. Если схему регистра дополнить схемой ввода информации, то такой регистр может осуществить преобразования числа, поступающего на его вход в последовательном коде, в параллельный код.
Схема регистра, дополненная схемой ввода информации
Заполнение регистра в этом случае будет происходить в течение n тактов, после чего число, находящееся в регистре, может быть прочитано в параллельном коде. Цепи ввода и вывода числа в такой регистр в параллельном коде такие же, как и у параллельного регистра. Регистр сдвига на функциональных схемах обозначается следующим образом:
Регистр сдвига
Для указания направления сдвига используется стрелка:
сдвиг в сторону старших разрядов
сдвиг в сторону младших разрядов
Счетчики
Счетчиком называется типовой узел ЭВМ, предназначенный для подсчета числа входных сигналов (импульсов). По целевому назначению счетчики подразделяются на суммирующие, вычитающие и реверсивные.
Суммирующий счетчик предназначен для выполнения счета импульсов в прямом направлении, т.е. для сложения. С приходом очередного импульса на вход счетчика его содержимое увеличивается на единицу.
Вычитающий счетчик предназначен для выполнения счета в обратном направлении, т.е. в режиме вычитания. Каждый импульс, поступающий на вход такого счетчика, уменьшает его содержимое на единицу.
Реверсивными называются такие счетчики, которые могут работать как в режиме сложения, так и в режиме вычитания.
По способу построения цепей сигналов переноса различают счетчики с одновременным, групповым, сквозным и последовательным переносами.
Основными характеристиками счетчиков являются:
1. Быстродействие, оцениваемое максимальной частотой поступления входных импульсов F=1/T , T - период следования счетных импульсов.
2. Модуль счета или коэффициент пересчета К.
Коэффициент пересчета К характеризует число устойчивых состояний счетчика, т.е. предельное число импульсов, которое может быть сосчитано счетчиком. Например, при К=12 счетчик будет иметь 12 состояний. И каждый двенадцатый импульс будет возвращать его в начальное состояние. Если счетчик имеет n разрядов, то K=2n. Каждому состоянию соответствует n разрядное двоичное число (от 0 до 2n-1), а всего таких чисел 2n.
Суммирующий счетчик
При построении схем счетчиком могут быть использованы методы синтеза конечных автоматов, рассмотренные ранее.
В простейшем случае двоичный счетчик может быть образован из асинхронных Т-триггеров, соединенных последовательно. При этом сигналы счета поступают на вход Т-триггера младшего разряда счетчика. Прямой выход Q триггера каждого разряда соединен со входом Т соседнего триггера более старшего разряда. Поскольку в процессе счета переключение триггеров отдельных разрядов в этом счетчике осуществляется последовательно разряд за разрядом, такой счетчик носит название счетчика с последовательным переносом. Для ликвидации неустойчивых состояний используются двухступенчатые триггера. Схема счетчика имеет следующий вид:
Числа, формируемые счетчиком, могут быть выведены из него в параллельной форме посредством одновременного опроса состояния всех разрядов счетчика.
Счетчики обычно строятся на синхронных или асинхронных двухступенчатых Т-триггерах.
В асинхронном Т-триггере смена состояний происходит по заднему фронту входного сигнала, поскольку двухступенчатый триггер можно рассматривать как схему, состоящую из двух триггеров:
В синхронном триггере смена состояний происходит по заднему фронту синхроимпульсов С:
Временная диаграмма работ трех разрядного асинхронного суммирующего счетчика с последовательным переносом имеет вид.
Временная диаграмма
Максимальная частота работ этого счетчика определяется максимально допустимой частотой переключения его младшего разряда.
Для двухступенчатых триггеров частота счетных импульсов определяется из условия
где tсч - длительность счетных импульсов, tn - время переключения второй ступени триггера.
Поскольку опрос состояния всех разрядов может происходить только в паузе между сигналами счета, т.е. после того, как завершился переходной процесс, связанный с переключением всех триггеров, имеем
Здесь n- разрядность счетчика, tопр - длительность сигнала опроса, ntn время полного переключения n разрядов счетчика.
Вычитающий счетчик. Реверсивный счетчик
Вычитающий счетчик также может быть построен из последовательно соединенных Т-триггеров. На вход младшего разряда счетчика поступают сигналы счета, а входы последующих разрядов соединены с обратными выходами предшествующих триггеров. В результате получается асинхронный вычитающий счетчик с последовательным переносом.
Асинхронный вычитающий счетчик
Для построения реверсивного счетчика необходимо объединить схемы суммирующего и вычитающего счетчиков. Схема асинхронного реверсивного счетчика с последовательным переносом имеет вид
Асинхронный реверсивный счетчик
Здесь при наличии единичного сигнала на управляющей шине I счетчик работает как суммирующий, а при наличии единичного сигнала на управляющей шине II - как вычитающий. Обычно счетчики имеют цепи установки в нулевое и единичное состояния. Нарисуем схему асинхронного реверсивного счетчика на синхронных JK - триггерах, имеющих асинхронные установочные входы R и S (инверсные).
Счетчики с последовательным переносом наиболее просты, но имеют невысокое быстродействие. Для увеличения быстродействие схему формирования сигнала переноса усложняют.
Лекция 9. Счетчики с одновременным, сквозным и групповым переносом
Для ускорения процесса счета в счетчике необходимо, чтобы изменения состояний отдельных разрядов происходило не последовательно, а непосредственно вслед за приходом очередного сигнала счета. Как правило, такие счетчики строят на синхронных двухступенчатых Т-триггерах. При этом счетные сигналы подаются по шине на синхронизирующие входы триггеров всех разрядов одновременно. Сигнал же на входе Т каждого триггера формируется логической схемой в зависимости от состояний всех триггеров счетчика. Синтез такого счетчика можно провести на основании кодированной таблицы переходов трехразрядного счетчика и таблицы функций возбуждения.
Таблица
На основании этой таблицы построим диаграммы Вейча для сигналов возбуждения триггеров, рассматривая их как функции состояний триггеров Q1(t), Q2(t), Q3(t). При =1. Имеем:
Диаграммы Вейча
Из диаграмм получаем следующие выражения для сигналов возбуждения триггеров
T1=; T2=Q1; T3= Q1Q2; или T1=1; T2=Q1; T3= Q1Q2;
Если бы мы синтезировали n-разрядный счетчик, то получили бы следующие выражения для сигналов возбуждения триггеров:
T1=; T2=Q1; T3=Q1Q2; T4=Q1Q2Q3; … Tn=Q1Q2Q3…Qn-1
Счетчик, построенный в соответствии с этими уравнениями носит название счетчика с одновременным или параллельным переносом.
Т.к. во всех функциях возбуждения присутствует входной сигнал , то такой счетчик целесообразно строить на синхронных Т-триггерах, подавая счетные сигналы на входы синхронизации всех триггеров. В результате получаем следующую схему:
Счетчик на синхронных Т-триггерах
В таком счетчике изменение состояния всех триггеров происходит одновременно. Частота работы такого счетчика определяется из следующего выражения
Здесь ? - время задержки сигнала коньюнктором. Разрядность счетчика с параллельным переносом ограничивается возможностями логических элементов: коэффициентом разветвления и коэффициентом объединения. Поэтому иногда бывает целесообразно строить менее быстродействующую схему, но с использованием только двухвходовых логических элементов. При синтезе такого счетчика достаточно переписать функции возбуждения, полученные ранее, в виде T1=; T2=Q1T1; T3=T2Q2; T4=T3Q3; … Tn=Tn-1Qn-1 или T1=1; T2=Q1; T3=T2Q2; T4=T3Q3;
Счетчик построенный по этим уравнениям, называется счетчик со сквозным переносом.
Счетчик со сквозным переносом
Максимальная частота работы такого счетчика равна
Существует еще один тип счетчиков с так называемым групповым переносом. Эти счетчики занимают по быстродействию и количеству оборудования промежуточное место между счетчиками с одновременным и сквозным переносом и используются в случае, когда число разрядов велико. В таких случаях счетчик разбивается на группы разрядов, в пределах каждой из которых строят цепи одновременного переноса. Перенос между группами реализуется обычно методом сквозного переноса. Рассмотрим процесс построения такого счетчика. Пусть n разрядов счетчика делятся на группы по k разрядов. Введем обозначения Tl гр - перенос на вход l-ой группы ;
Tl гр j - перенос на вход j-го разряда в l-ой группы . Примем для простоты n=9, k=3. Тогда формулы, полученные ранее для функций возбуждения можно представить в виде:
T1 гр=T1=1;
T2 гр=Tl гр(Q3Q2Q1)=Q3Q2Q1=T4;
T3 гр=T2 гр(Q6Q5Q4)=T7;
T4 гр=T3 гр(Q9Q8Q7)=T10;
Из этих формул видно, что между группами разрядов можно организовать цепи сквозного переноса, а внутри каждой группы одновременный перенос.
Организация цепей сквозного переноса
Т.е. в этой схеме каждый из трехразрядных счетчиков с одновременным переносом может быть выполнен не только на Т-триггерах, но и на других типах триггеров, например на JK-триггерах со сложной входной логикой. Здесь группы входов по J и K связаны внутри каждой из групп по И, т.е.
Счетчики с коэффициентом пересчета, не равным целой степени двух k2n
Рассмотренные схемы n-разрядных счетчиков имеют коэффициент пересчета k, равный целой степени двух (k=2n). Для многих устройств ЭВМ необходимы счетчики с k2n. Такие счетчики называют еще пересчетными схемами. Эти счетчики получают, вводя в схему обратные связи, управляющие переходом двоичного счетчика из состояния, соответствующего числу k-1, в нулевое состояние.
Синтезируем счетчик с коэффициентом пересчета равным пяти (на Т-триггерах). Такой счетчик имеет пять состояний (от 0 до 4). В исходном состоянии счетчик находится в нуле. После поступления на его вход пяти импульсов он снова должен оказаться в нулевом состоянии. Количество триггеров определяется согласно формуле , где k=5 - число состояний. Отсюда . Выходной сигнал Z=1 должен формироваться на каждый пятый входной сигнал. В результате получается кодированная таблица переходов, выходов и сигналов возбуждения.
Таблица
При =1 строим следующие диаграммы Вейча
Диаграммы Вейча
Из диаграмм Вейча получаем следующие выражения для трех функций возбуждения и функции выходов:
Это синхронный пятеричный счетчик.
Синхронный пятеричный счетчик
Аналогичным образом может быть синтезирован вычитающий и реверсивный счетчики с различными коэффициентами пересчета. При синтезе реверсивного счетчика появится дополнительный входной сигнал y, управляющий режимом работы счетчика. При сигнале y=0 синтезируем суммирующий счетчик, а при y=1 - вычитающий. Кодированную таблицу переходов строим одну. Студенты синтезируют вычитающий счетчик с коэффициентом пересчета, равным 9, и реверсивный счетчик с коэффициентом пересчета, равным 7 при сложении и вичитании.
Лекция 10. Счетчики на кольцевых сдвигающих регистрах
Эти счетчики строятся на регистрах сдвига, охваченных цепями обратных связей, и применяются в основном при построении схем с небольшим коэффициентом пересчета k.
Простейшим счетчиком такого типа является счетчик, построенный на основе кольцевого сдвигающего регистра, один из разрядов которого предварительно устанавливается в единичное состояние. После каждого счетного импульса осуществляется сдвиг этой единицы на один разряд, и получается переход счетчика в новое состояние. Такой счетчик осуществляет подсчет сигналов по модулю n, т.е. k=n, где n - число разрядов счетчика. Такой счетчик называют еще электронным коммутатором. Основным преимуществом такого счетчика является простота дешифрации его состояний и высокое быстродействие. Недостаток заключается в том, что при больших значениях k требуется большее число триггеров. Эти счетчики обычно строятся на триггерах D, RS и JK типов. Построим схему такого счетчика на синхронных двухступенчатых RS триггерах при k=n=5.
Счетчик на кольцевых сдвигающих регистрах
Такой счетчик имеет 5 состояний:
10000 - исходное состояние, затем: 01000, 00100, 00010, 00001,
10000 - вернулись в исходное состояние
Кодовое кольцо.
Если в приведенной схеме счетчика на кольцевом регистре организовать одну перекрестную связь, т.е. прямой выход последнего триггера соединить со входом R первого триггера, а обратный выход - со входом S, то получится счетчик на регистре с перекрестными связями или счетчик Джонсона. Такой счетчик будет иметь число состояний в два раза больше, чем число разрядов, т.е. k=2n. В нашем примере это состояния: 10000, 11000, 11100, 11110, 11111, 01111, 00111, 00011, 00001, 00000, 10000 и т.д. Т.е. пятиразрядный счетчик имеет коэффициент пересчета, равный десяти. Путем исключения из схемы одного «избыточного» состояния, за счет введения элемента И, можно сделать счетчик Джонсона и с нечетным коэффициентом пересчета k=2n-1. Например, счетчик Джонсона с k=9 на D-триггерах имеет вид:
Счетчик Джонсона
00000 - исходное состояние, затем 10000, 1100, 11100, 11110, 01111, 00111, 00011, 00001, 00000 - вернулись в исходное состояние, состояние 11111 исключено
Полиномиальные счетчики
Полиномиальные счётчики строятся на основе n-разрядного регистра сдвига с линейными обратными связями (с сумматорами по модулю два в цепи обратной связи).
В качестве примера рассмотрим схему счётчика при n = 4:
Последовательность состояний регистра сдвига представлена на рисунке (состояние 0 0 0 0 запрещено).
Работа схемы описывается с помощью квадратной матрицы С, связывающей данное и последующее состояния. Для нее состояния триггеров q1, q2, q3 и q4 в момент времени (t+1) определятся следующим образом:
или в матричной форме
или ,
где.
Первая строка в матрице C определяется видом обратной связи регистра сдвига, остальные единичные элементы матрицы определяют операцию сдвига содержимого регистра.
Периодические свойства последовательностей на выходах счетчика определяются характеристическим многочленом , который является определителем матрицы (Е - единичная матрица).
Если многочлен неприводим и примитивен, то счетчик будет формировать последовательность максимальной длины или М- последовательность. Для данного примера характеристический многочлен (х) неприводим, примитивен и имеет следующий вид: = x4 x 1.
Вероятности появления символа 1 и символа 0 для М-последовательности определяются следующим образом:
, .
Известен оригинальный метод построения счетчика на регистре с многошаговым (s-шаговым) сдвигом за один рабочий такт (). Запишем следующие соотношения:
, и т.д.
Пусть s = 2. Тогда матрица будет имеет вид:
.
По матрице построим схему счетчика:
Последовательность состояний регистра сдвига при s = 2 (пунктирные линии) и при s = 1 (сплошные линии) показаны на рисунке.
Как видно из рисунка, счетчик также формирует М-последовательность. Возьмем s = 3. Матрица функционирования счетчика в этом случае имеет вид:
.
Рассмотрим схему счетчика при s = 3:
В данном случае D-триггер и сумматор по модулю два в его обратной связи представляют собой T-триггер. Следовательно, эту схему можно преобразовать следующим образом, т.е. она может быть построена только на D- и T-триггерах, соединенных в кольцо.
Здесь необходимо отметить, что для того, чтобы каждый выходной разряд счетчика также формировал последовательности максимальной длины, необходимо, чтобы число шагов s и период последовательности M были взаимно простыми числами, т.е. (M, s) = 1. Поскольку в данном примере это условие не выполняется, диаграмма последовательности состояний регистра разбивается на несколько периодов меньшей длины:
Пусть s = 4. Матрица в этом случае имеет вид:
.
Схема счетчика приведена на рисунке.
Эта схема может быть построена только на Т-триггерах и одном сумматоре по модулю два:
В общем случае схема полиномиального счетчика на основе n-разрядного регистра сдвига с линейными обратными связями, представлена на рисунке.
Если коэффициент Ci = 1, то выход i-го триггера подается на вход сумматора по модулю 2, если же Ci =0, то - не подается. В соответствии с коэффициентами многочлена однозначно определяется структура обратной связи регистра сдвига. Есть таблица всех неприводимых многочленов, из которой находят многочлены, представленые в 8-ричной форме.
Например, характеристический многочлен = x4 x 1 в этой таблице будет иметь следующий вид:
= 1 .
В двоичном виде этом многочлен запишется как: 10 011, или в 8-ричном виде - 23. По такой записи многочлена однозначно строится схема полиномиального счетчика.
Лекция 11. Дешифраторы
Дешифратор представляет собой комбинационную схему с n входами и m выходами. Назначение дешифраторов - обеспечить на каждом из выходов сигнал, равный единицы, только при вполне определенной комбинации входных сигналов. Пусть входные шины дешифратора пронумерованы целыми числами, начиная с нуля. Тогда при подаче на входы дешифратора сигналов, соответствующих k-разрядному двоичному числу L, единичный выходной сигнал появится на L-ом выходе. Например. Пусть на входы дешифратора подается комбинация сигналов 1100(2)=12(10). Тогда единичный сигнал появится только на 12-ом выходе дешифратора, а на остальных выходах будут нулевые сигналы. Максимальное число выходов дешифратора равно m=2k. Дешифраторы, имеющие максимальное число выходов при данном k, называются полными. Здесь k-разрядность дешифрируемого числа.
Дешифраторы ставятся на выходах регистров и счетчиков. При этом они преобразуют двоичный код числа на регистре в управляющий сигнал на одном из своих выходов. Причем код числа может подаваться как в однофазном коде (n=k), так и в парафазном (n=2k). В последнем случае с выхода регистра (счетчика) на входы дешифратора поступают как прямые, так и инверсные сигналы. На структурных схемах дешифратор обозначается следующим образом (с парафазными входами):
Дешифратор представляет собой комбинационную схему со многими выходами и описывается следующей системой переключательных функций:
Здесь - входные сигналы DC,
- выходные сигналы.
Каждая переключательная функция Pj представляет собой конституэнту единицы и поэтому равна единице на одном наборе, номер которого равен j.
По способам реализации системы переключательных функций различают линейные, прямоугольные (матричные) и пирамидальные дешифраторы.
Линейные дешифраторы
Линейные дешифраторы являются наиболее быстродействующими. Они представляют собой одну ступень логических элементов, которая непосредственно реализует систему (I) ПФ. Такой дешифратор содержит m независимых конъюнкторов с числом входом K у каждого. В качестве простейшего примера приведем схему дешифратора с парафазными входами при k=3, n=6, m=8.
Дешифратор с парафазными входами
Количество разрядов дешифрируемого слова в линейном дешифраторе ограничено максимально допустимым числом входов у логических элементов и нагрузочной способностью элементов входного регистра. Чаще всего фактором, ограничивающим число разрядов в линейном дешифраторе, является допустимая нагрузка на элементы входного регистра (2k-1 = требуемая нагрузка). Поэтому такие дешифраторы не используются при больших K.
Параметры линейного дешифратора: быстродействие: tзадержки = &, число логических элементов m = 2k, число входов у элементов k, общее число входов логических элементов вл = k2k.
Прямоугольные дешифраторы.
При большом числе разрядов дешифрируемого слова более удобным и экономичным оказывается прямоугольный дешифратор, который является многоступенчатым. Количество ступеней зависит от числа групп, на которое разбивается многоразрядное дешифрируемое слово. В первой ступени такого дешифратора содержатся несколько линейных дешифраторов, число которых зависит от числа ступеней. На второй ступени дешифратора, которая может быть оконечной или промежуточной, образуются произведения сигналов, поступающих из линейных дешифраторов первой ступени. В качестве примера рассмотрим прямоугольный двухступенчатый дешифратор на 4-е разряда. Все четырехразрядное слово в таком дешифраторе разбивается на 2 группы по 2 разряда в каждой группе. Каждая группа разрядов числа дешифрируется линейным дешифратором. Во второй ступени формируются выходные сигналы дешифратора.
Линейный дешифратор
Для двухступенчатого прямоугольного дешифратора справедливы следующие соотношения.
при k - нечетным, при k - четным
Оптимальным разбиением k разрядного слова на группы при двухступенчатом построении прямоугольного дешифратора является разбиение этого слова на две равных по числу разрядов группы при четном k или на две группы, у которых число разрядов отличается на единицу при нечетном k. При оптимальном разбиении общее число элементов И в первой и второй ступени равно (k - четное), а общее число входов у этих элементов равно впр=k2k/2+2k+1, т.к. в первой ступени элементы имеют k/2 входов (формула справедлива при k>2).
Быстродействие: tзадержки = 2&, число элементов в выходном каскаде (ступени) 2k, число входов у элементов в выходном каскаде равно 2, общее число входов во второй ступени равно 2k+1.
Для прямоугольного дешифратора фактором, ограничивающим число разрядов дешифрируемого слова, чаще всего является нагрузочная способность элементов входного регистра или элементов первого каскада. При достаточно большом числе разрядов дешифрируемого слова (k6) и ограниченной нагрузочной способности элементов (F10) полный прямоугольный дешифратор строится с числом ступеней больше двух. При этом на элементы оконечного каскада (ступени) подаются сигналы с двух прямоугольных дешифраторов предоконечного каскада, на каждый из которых в свою очередь, подаются сигналы с двух предшествующих прямоугольных дешифраторов и т.д. Первый каскад всего дешифратора строится из линейных дешифраторов. В большинстве случаев оказывается достаточным использовать три каскада. На рисунке приведена схема трехступенчатого прямоугольного дешифратора на 9-ть входов, имеющего 512 выходов.
На следующем рисунке приведена схема трехступенчатого дешифратора на 12 входов, имеющего 4096 выходов.
k=12
2k=4096
t(3)задпр=3&
Пирамидальные дешифраторы.
Пирамидальные дешифраторы, так же как и прямоугольные, относятся к разряду многоступенчатых дешифраторов, особенностью которых является применение во всех ступенях дешифрации двухвходовых элементов И с обязательным подключение выхода элемента i-ой ступени ко входам только двух элементов (i+1)-ой группы. Число ступеней (N) в таком дешифраторе на единицу меньше разрядности (K) дешифрируемого слова, т.е. N=K-1, а число элементов И в каждой из ступеней определяется из выражения B=2i+1, номер ступени пирамидального дешифратора. Принцип построения пирамидального дешифратора наглядно виден из примера построения такого дешифратора на 16 выходов.
Принцип построения пирамидального дешифратора на 16 выходов
Такие дешифраторы строятся следующим образом. Вначале получаются все произведения двух аргументов:
Затем получаются все конъюнкции 3-х аргументов, путем умножения каждого из полученных произведений 2-х аргументов на На следующем этапе получаются все конъюнкции 4-х аргументов. Другими словами, каждая функция системы (1) формируется поэтапно. Это соответствует записи системы (1) в следующем виде:
Быстродействие прямоугольного дешифратора равно (k-1)&, а общее число входов у элементов равно
.
Недостатком пирамидального дешифратора следует считать большое число ступеней, снижающих быстродействие дешифратора. Сравним по числу входов у элементов И и быстродействию все три типа рассмотренных дешифраторов.
При k
т.е. при больших k прямоугольный дешифратор почти в 2 раза экономичнее пирамидального.
и в тоже время имеет большее быстродействие. По этой причине прямоугольные дешифраторы получили преимущественное развитие.
Сумматоры.
Сумматор является основным узлом арифметического устройства ЭВМ и предназначается для выполнения операции арифметического суммирования двух чисел с фиксированной запятой. В дальнейшем будем считать, что все числа, поступающие на входы сумматора, меньше единицы, т.е. запятая фиксированна между знаковым разрядом и остальными. Слагаемые и сумму будем обозначать соответственно буквами A, B и S, где A=amam-1…ai…a1; B=bmbm-1…bi…b1; S=smsm-1…si…s1.
Классификация сумматоров.
1. В зависимости от основания системы счисления и принятой системы кодирования различают двоичные, троичные, десятичные, двоично-десятичные и др. сумматоры.
2. По способу организации процесса суммирования различают сумматоры комбинационного и накапливающего типов. Сумматор комбинационного типа - это логическое устройство, обеспечивающее получение сигналов суммы и переноса при одновременной подаче кодов слагаемых. При снятии сигналов хотя бы одного слагаемого, значение суммы на выходе комбинационной схемы исчезает, т.к. такой сумматор не имеет памяти.
Сумматор накапливающего типа строится на основе триггеров. Исходные числа (слагаемые), поданные на вход сумматора одно за другим, накапливаются в сумматоре в виде суммы и сохраняются там и после прекращения подачи входных сигналов.
3. По способу обработки многоразрядных чисел различают сумматоры последовательного, параллельного и параллельно-последовательного действия.
В последовательном сумматоре производится поразрядная обработка слагаемых А и В. Пары разрядов аi и вi этих чисел поступают в сумматор последовательно от младших разрядов к старшим.
В параллельном сумматоре числа А и В поступают одно за другим или одновременно и поэтому обработка всех разрядов слагаемых производится одновременно.
В параллельно-последовательном сумматоре все числа разбиваются на групп по разрядов в каждой группе. Внутри группы числа суммируются параллельно, а сами группы разрядов подаются на входы сумматора последовательно.
4. По способу организации цепей переноса различают многоразрядные сумматоры с последовательным, сквозным, групповым и одновременным переносами.
Перейдем к рассмотрению схем двоичных сумматоров.
Одноразрядные двоичные сумматоры
Одноразрядный сумматор принято обозначать на схемах в следующем виде:
Сумматор SM служит для образования выходного сигнала Si суммы по сигналам трех цифр аi, вi и Pi i-ого разряда и формирования сигнала переноса Pi+1 в следующий старший разряд.
Полусумматор
Кроме сумматоров существуют полусумматоры, которые осуществляют сложение двух чисел с формированием сигналов суммы и переноса.
Лекция 12. Одноразрядный комбинационный сумматор
Закон функционирования такого сумматора при сложении трех цифр определяется следующей таблицей.
На основании таблицы строятся диаграммы Вейча и получаются минимальные ДНФ функций Si и Pi+1
Диаграммы Вейча
,
.
По полученным уравнениям можно построить двухуровневую схему одноразрядного комбинационного сумматора.
Полученную схему можно упростить, если рассматривать Si как функцию 4-х переменных Si=Si(аi,вi,Pi,Pi+1).
Отсюда имеем:
Первая схема, имеющая парафазные входы, обладает большим быстродействием, т.к. число уровней здесь r=2, суммарное число входов у логических элементов равно в1=25.
Схема с парафазными входами
Вторая схема, имеющая однофазные входы, обладает худшим быстродействием, т.к. r=6. Суммарное число входов равно здесь в2=17, т.е. последняя схема несколько проще.
Схема с однофазными входами
Схема с однофазными входами на элементах И-НЕ и ИЛИ-НЕ имеет вид:
Число уровней r=5, суммарное число входов равно в3=19, В зависимости от назначения и следует использовать ту или иную схему.
Одноразрядный накапливающий сумматор.
Одноразрядным сумматором накапливающего типа является схема, суммирующая поочередно поступающие на ее вход цифры слагаемого и переноса с запоминанием результата суммирования. Для запоминания результата сложения на выходе рассмотренных комбинационных сумматоров можно установить триггеры памяти (триггера R-S и D-типов). Совместно с триггером памяти комбинационный сумматор будет выполнять функции накапливающего сумматора.
Роль накапливающего сумматора может выполнять и счетный триггер со схемой формирования переноса, на счетный вход которого все слагаемые должны подаваться последовательно во времени. Суммирование трех слагаемых будет проходить поэтому за три такта.
В первый момент времени t1 через схему ИЛИ1 на вход Т-триггера, который был предварительно установлен в нулевое состояние, поступает цифра ai и запоминается. После завершения переходных процессов в триггере в момент времени t2 через схему ИЛИ1 поступает цифра вi второго слагаемого. При этом Т-триггер реализует функцию
Наконец в следующий момент времени t3 через схему ИЛИ1 подается цифра переноса из более младшего разряда Pi и триггер реализует функцию:
которая совпадает с функцией Si, полученной ранее по таблице истинности одноразрядного сумматора. Таким образом, по истечении трех тактов в триггере будет находится значение i-ого разряда суммы слагаемых А и В, т.е. Si.
Сигнал переноса Pi+1 формируется комбинационной схемой, стоящей на выходе триггера. В момент времени t3, когда триггер еще находится в состоянии f1, приходит сигнал Pi. На выходе И1 имеем
Если теперь к f3 добавить через дизъюнкцию aibi, то получится Pi+1. Непосредственно aibi получить с помощью конъюнктора нельзя, т.к. они поступают в различные дискретные моменты времени. Поэтому aibi формируются с помощью элемента И2 реализующего функцию
.
Окончательно, сигнал переноса Pi+1 на выходе ИЛИ2 равен
Этот сигнал совпадает с сигналом, формируемом в комбинационном сумматоре на выходе Pi+1.
Недостаток рассмотренного сумматора заключается в том, что он имеет малое быстродействие, поскольку в каждом цикле суммирования число срабатываний триггера может равняться четырем (Уст «0», ai(t1), bi(t2), Pi(t3)).
Достоинство накапливающего сумматора по сравнению с комбинационным состоит в более простой организации суммирования с накоплением результата, благодаря его способности к запоминанию. Полученная сумма сохраняется в сумматоре и после снятия входных сигналов.
Комбинационно-накапливающий одноразрядный сумматор
Положительные свойства сумматоров накапливающего и комбинационного типов сочетает в себе сумматор комбинационно-накапливающего типа, в котором сигнал переноса вырабатывается комбинационной схемой, а сумма образуется в Т-триггере, на счетный вход которого с помощью другой комбинационной схемы подается результат сложения по модулю два цифр второго слагаемого и переноса.
Сумматор комбинационно-накапливающего типа
Сумматор работает следующим образом. Сигнал, отображающий цифру ai, вводится по единичному входу S в триггер, который был предварительно установлен в нуль (если ai вводится в триггер в парафазном коде, то установка триггера в нуль не делается). Цифра bi второго слагаемого и перенос Pi поступают в комбинационную схему, реализующую функцию сложения по модулю два, т.е.
Сигнал f5 поступает на счетный вход триггера, в котором хранится цифра ai первого слагаемого. В результате в триггере образуется код суммы, т.е.
При подаче синхроимпульсов в триггере образуется сумма Si, которая появится на выходе в момент окончания действия синхроимпульса. Если ai будет поступать в триггер в парафазном коде, то операция сложения будет выполняться за один такт: вначале такта в триггер поступает ai (СИ=0), а при СИ=1 поступают bi и Pi, т.е. такой сумматор обладает большим быстродействием по сравнению с сумматором накапливающего типа.
Многоразрядные сумматоры.
В зависимости от того, каким образом в ЭВМ передаются числа, может быть два способа сложения: последовательный и параллельный. При последовательном способе сложения при передаче каждого слагаемого используется один канал, по которому код числа передается в виде временной последовательности цифр разряд за разрядом. Если для передачи каждого разряда числа предусмотрен отдельный канал, то применяется параллельный способ сложения.
Последовательный сумматор.
Последовательный сумматор должен преобразовывать последовательные коды слагаемых в последовательный код суммы этих слагаемых. Такие сумматоры обычно строятся на основе одноразрядного комбинационного сумматора, в котором для запоминания сигнала переноса используется D-триггер.
Последовательный сумматор
При последовательном суммировании разряды ai и bi слагаемых А и В, начиная с младших, поступают на входы одноразрядного комбинационного сумматора SM с выходов сдвигающих регистров. Значения разрядов суммы Si заносятся в освобождающиеся разряды одного из сдвигающих регистров. На вход Pi сумматора SM поступает сигнал переноса, который был получен в предыдущем такте при суммировании ai-1, bi-1 и Pi-1. Для запоминания сигнала переноса используется D-триггер. Очевидно, для сложения m разрядных чисел А и В используется m+1 такт (в последнем (m+1)-ом такте перенос из самого старшего разряда поступает на вход сумматора, где суммируется с нулевыми значениями цифр слагаемых). Поэтому такой сумматор обладает очень низким быстродействием. С целью ускорения процесса сложения используются параллельные сумматоры.
Параллельные сумматоры с последовательным переносом.
При параллельном способе сложения необходимо иметь отдельные одноразрядные сумматоры для каждого разряда чисел. Параллельный сумматор может быть составлен из одноразрядных сумматоров путем соединения выхода, на котором получается сигнал переноса данного разряда, со входом для сигнала переноса соседнего, более старшего разряда. В зависимости от типа используемых одноразрядных сумматоров параллельные сумматоры могут быть комбинационными, накапливающими и комбинационно - накапливающими.
Простейшим является параллельный комбинационный сумматор с последовательным переносом, схема которого приведена.
Здесь сигнал переноса, который возникает в каком либо разряде распространяется к старшим разрядам по цепочке сумматоров, т.е. в таком сумматоре цепь переноса получается последовательной. Поэтому время сложения двух m-разрядных чисел будет равно mtзр, где tзр - время задержки сигнала в цепях формирования переноса одноразрядного сумматора.
Если на таком сумматоре числа А и В складываются в обратном коде, то в схеме добавляется цепь циклического переноса, связывающая выход переноса старшего (знакового) разряда со входом переноса младшего разряда. Недостатком рассмотренного сумматора является его сравнительно низкое быстродействие. Для увеличения быстродействия в сумматорах применяют сквозной, одновременный или групповой переносы.
Подобные документы
Основные понятия теории клеточных автоматов. Анализ подходов встроенного самотестирования цифровых схем. Модули сигнатурного мониторинга на сетях клеточных автоматов. Программа моделирования одномерной сети клеточных автоматов на языке Borland Delphi.
дипломная работа [1,9 M], добавлен 31.08.2011Основные инструменты анализа и синтеза цифровых устройств. Синтез комбинационного устройства, реализующего заданную функцию. Минимизация переключательных функций с помощью карт Карно. Общие правила минимизации функций. Дешифратор базиса Шеффера.
контрольная работа [540,0 K], добавлен 09.01.2014Изучение основных понятий теории автоматов. Анализ работы цифровых машин с программным управлением на примере автоматов Мили и Мура. Устройство преобразователей дискретной информации (RS-триггера). Разработка схемы цифрового автомата для сложения чисел.
курсовая работа [449,2 K], добавлен 16.09.2017Основные законы алгебры логики. Дизъюнктивные нормальные формы. Синтез комбинационных логических схем. Счетчики с параллельным и последовательным переносом. Общие сведения о регистрах. Синхронные и асинхронные триггеры. Минимизация логических функций.
методичка [2,7 M], добавлен 02.04.2011Проектирование цифровых автоматов Мили и Мура с памятью в булевом базисе по заданной ГСА. Составление частично структурированной таблицы переходов-выходов. Построение функций выходов, логической схемы автомата. Особенности его экспериментальной проверки.
курсовая работа [628,7 K], добавлен 14.07.2012Понятие и назначение счетчика, его параметры. Принцип построения суммирующего и вычитающего счетчика. Универсальность реверсивного счетчика. Счетчики и делители с коэффициентом пересчета, отличным от 2n. Счетчики со сквозным переносом (разные триггеры).
реферат [2,0 M], добавлен 29.11.2010Основные понятия абстрактных детерминированных автоматов Мили и Мура, как монофункциональных так и многофункциональных, реализуемых на триггерах. Понятия многофункциональных детерминированных автоматов 1-го, 2-го и 3-го рода на схемах автоматной памяти.
контрольная работа [495,3 K], добавлен 28.03.2018Знакомство с табличными и графическими способами задания многофункциональных абстрактных детерминированных автоматов. Рассмотрение сфер использования абстрактных автоматов с памятью. Анализ особенностей многофункциональных автоматов Мараховского.
контрольная работа [787,5 K], добавлен 28.03.2018Основные понятия абстрактных цифровых автоматов, их классификация и способы задания. Связь между моделями Мили и Мура. Эквивалентные автоматы и эквивалентные их преобразования. Минимизация числа внутренних состояний автомата, алгоритм Ауфенкампа-Хона.
контрольная работа [278,3 K], добавлен 22.01.2011Выбор типа триггера, характеристика принципа его действия. Четырёхразрядный счетчик со сквозным переносом, разработка и выбор его схемы. Выбор ИМС, с помощью которых реализуется счётчик. Принципиальная схема ИМС, её описание и основные параметры.
курсовая работа [318,7 K], добавлен 14.11.2011
