Цифровая схемотехника
Рассмотрение основных этапов проектирования комбинационного цифрового устройства. Особенности составления булевых уравнений. Характеристика минимизации методом карт Карно. Установление особенностей функциональной полноты элементов И-НЕ и ИЛИ-НЕ.
| Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
| Вид | магистерская работа |
| Язык | русский |
| Дата добавления | 20.01.2016 |
| Размер файла | 2,5 M |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Для упрощения построения схемы минимизируем уравнение, применив метод карт Карно.
Составим карту Карно по правилам, описанным в первой главе (рис. 71).
Рис. 71. Карта Карно для мажоритарного элемента на три входа
Составим минимизированное булево уравнение:
Составим схему мажоритарного элемента (рис.72).
Рис. 72. Схема мажоритарного элемента на три входа
Приведем уравнение в базис 2ИЛИ-НЕ.
Синтезируем схему (рис. 73).
Рис. 73. Схема мажоритарного элемента на три входа выполненная на элементах 2ИЛИ-НЕ
Приведем уравнение в базис 2И-НЕ.
Синтезируем схему (рис. 74).
Рис. 74. Схема мажоритарного элемента на три входа выполненная на элементах 2И-НЕ
Таблица истинности мажоритарного элемента на пять входов (рис. 75) приведена в табл.29.
Рис. 75. УГО мажоритарного элемента
Таблица 29 - Таблица истинности мажоритарного элемента на пять входов
|
x0 |
x1 |
x2 |
x3 |
x4 |
y0 |
|
|
0 |
0 |
0 |
0 |
0 |
0 |
|
|
0 |
0 |
0 |
0 |
1 |
0 |
|
|
0 |
0 |
0 |
1 |
0 |
0 |
|
|
0 |
0 |
0 |
1 |
1 |
0 |
|
|
0 |
0 |
1 |
0 |
0 |
0 |
|
|
0 |
0 |
1 |
0 |
1 |
0 |
|
|
0 |
0 |
1 |
1 |
0 |
0 |
|
|
0 |
0 |
1 |
1 |
1 |
1 |
|
|
0 |
1 |
0 |
0 |
0 |
0 |
|
|
0 |
1 |
0 |
0 |
1 |
0 |
|
|
0 |
1 |
0 |
1 |
0 |
0 |
|
|
0 |
1 |
0 |
1 |
1 |
1 |
|
|
0 |
1 |
1 |
0 |
0 |
0 |
|
|
0 |
1 |
1 |
0 |
1 |
1 |
|
|
0 |
1 |
1 |
1 |
0 |
1 |
|
|
0 |
1 |
1 |
1 |
1 |
1 |
|
|
1 |
0 |
0 |
0 |
0 |
0 |
|
|
1 |
0 |
0 |
0 |
1 |
0 |
|
|
1 |
0 |
0 |
1 |
0 |
0 |
|
|
1 |
0 |
0 |
1 |
1 |
1 |
|
|
1 |
0 |
1 |
0 |
0 |
0 |
|
|
1 |
0 |
1 |
0 |
1 |
1 |
|
|
1 |
0 |
1 |
1 |
0 |
1 |
|
|
1 |
0 |
1 |
1 |
1 |
1 |
|
|
1 |
1 |
0 |
0 |
0 |
0 |
|
|
1 |
1 |
0 |
0 |
1 |
1 |
|
|
1 |
1 |
0 |
1 |
0 |
1 |
|
|
1 |
1 |
0 |
1 |
1 |
1 |
|
|
1 |
1 |
1 |
0 |
0 |
1 |
|
|
1 |
1 |
1 |
0 |
1 |
1 |
|
|
1 |
1 |
1 |
1 |
0 |
1 |
|
|
1 |
1 |
1 |
1 |
1 |
1 |
2.8 Сумматор
Полный сумматор - это электронное устройство, предназначенное для арифметического сложения двух двоичных чисел c организацией переноса.
Условное графическое обозначение (УГО) представлено в форме модели типа «черный ящик» одноразрядного полного сумматора (рис.76):
«A», «B» - входы слагаемых
«Pi-1» - вход переноса
«S» - выход суммы
«Pi» - выход переноса
Рис.76. УГО полного сумматора
Математическая операция сложения двух чисел в двоичной форме, например 1101 и 0110, выглядит следующим образом:
Заметим, что единица переносится в старший разряд. В десятичном эквиваленте данная операция выглядит следующим образом: 13 + 6 = 19
Рассмотрим пример выполнения операции сложения двух чисел одноразрядным сумматором. Соответствие может быть реализовано включением светодиода (рис. 77).
Рис. 77. Логика работы SM
Математически можно описать:
Таблица истиности полного одноразрядного сумматора приведенна в табл. 30.
Таблица 30 - Таблица истинности одноразрядного полного сумматора
|
A |
B |
Pi-1 |
S |
Pi |
|
|
0 |
0 |
0 |
0 |
0 |
|
|
0 |
0 |
1 |
1 |
0 |
|
|
0 |
1 |
0 |
1 |
0 |
|
|
0 |
1 |
1 |
0 |
1 |
|
|
1 |
0 |
0 |
1 |
0 |
|
|
1 |
0 |
1 |
0 |
1 |
|
|
1 |
1 |
0 |
0 |
1 |
|
|
1 |
1 |
1 |
1 |
1 |
Вход переноса Pi-1 означает следующее: если на этот вход приходит логическая «1», то на выходе сумма увеличивается на «1». Технологически вход Pi-1 служит для присоединения данного сумматора к предыдущему сумматору. В случаи если данный сумматор является первым в схеме, то на его вход должен быть подан логический сигнал «0».
2.9 Полусумматор
Одноразрядный двоичный полусумматор отличается от полного сумматора отсутствием шины входного переноса «Pi-1».
Условное графическое обозначение в форме «чёрного ящика» приведененно на рис.78:
Рис. 78. УГО полусумматора
Зададим математическую модель в форме таблицы истинности (табл. 31).
Таблица 31 - Таблица истинности полусумматора
|
A |
B |
S |
Pi |
|
|
0 |
0 |
0 |
0 |
|
|
0 |
1 |
1 |
0 |
|
|
1 |
0 |
1 |
0 |
|
|
1 |
1 |
0 |
1 |
На основе таблицы истинности построим математическую модель в алгебраической форме булевых уравнений.
Имеется два выхода, поэтому составим систему из двух уравнений.
Выделим те строки, при которых на выходах установится логический уровень «1».
Исходя из таблицы:
Полученная система представлена в дизъюнктивной нормальной форме (ДНФ) и является минимальной.
Синтезируем схему полусумматора (рис. 79).
Рис. 79. Схема полусумматора
Приведем систему уравнений в базис «2ИЛИ-НЕ».
Синтезируем схему полусумматора (рис. 80).
Рис.80. Схема одноразрядного полусумматора на элементах 2ИЛИ-НЕ
Приведем систему уравнений в базис «2И-НЕ».
S=
В итоге:
Синтезируем схему одноразрядного полусумматора по полученной системе уравнений (рис.81):
Рис.81. Схема одноразрядного полусумматора на элементах 2И-НЕ
Размещено на Allbest.ru
Подобные документы
Канонические формы представления логической функций. Сущность методов минимизации Квайна, Квайна-Мак-Класки и карт Вейча, получение дизъюнктивной и конъюнктивной форм. Модели цифрового комбинационного устройства с помощью программы Electronics Workbench.
курсовая работа [416,4 K], добавлен 28.11.2009Основные инструменты анализа и синтеза цифровых устройств. Синтез комбинационного устройства, реализующего заданную функцию. Минимизация переключательных функций с помощью карт Карно. Общие правила минимизации функций. Дешифратор базиса Шеффера.
контрольная работа [540,0 K], добавлен 09.01.2014Разработка топологии базисных элементов и цифрового комбинационного устройства в целом в программе Microwind. Моделирование базисных логических элементов и функциональная схема демультиплексора. Схемотехническое проектирование цифрового устройства.
курсовая работа [1,7 M], добавлен 27.02.2012Выполнение синтеза логической схемы цифрового устройства по заданным условиям его работы в виде таблицы истинности. Получение минимизированных функций СДНФ, СКНФ с использованием карт Карно. Выбор микросхем для технической реализации полученных функций.
контрольная работа [735,9 K], добавлен 10.06.2011Структурная схема цифрового устройства. Проектирование одновибратора на интегральных таймерах. Минимизация логической функции цифрового устройства по методу Квайна и по методу карт Карно. Преобразование двоичного числа. Расчет номиналов сопротивлений.
курсовая работа [319,2 K], добавлен 31.05.2012Разработка функциональной и принципиальной схем управляющего устройства в виде цифрового автомата. Синтез синхронного счётчика. Минимизация функций входов для триггеров с помощью карт Карно. Синтез дешифратора и тактового генератора, функции выхода.
курсовая работа [1,5 M], добавлен 23.01.2011Выполнение синтеза логической схемы цифрового устройства, имеющего 4 входа и 2 выхода. Составление логических уравнений для каждого выхода по таблице истинности. Минимизация функций с помощью карт Карно, выбор оптимального варианта; принципиальная схема.
практическая работа [24,0 K], добавлен 27.01.2010Логические основы синтеза цифровых устройства. Понятия и определения функций алгебры логики. Минимизация логических функций с помощью алгебраических преобразований, карт Карно. Построение аналитической модели устройства. Анализ и выбор элементной базы.
контрольная работа [696,4 K], добавлен 19.10.2011- Разработка арифметико-логического устройства для выполнения операций по заданным логическим функциям
Методика составления и минимизации логических функций. Синтез комбинационного устройства на логических элементах и мультиплексоре. Логическая функция в виде СДНФ, преобразование функции в минимальный базис ИЛИ-НЕ. Проектирование устройства с памятью.
курсовая работа [964,1 K], добавлен 27.09.2012 Структурная схема логического (комбинационного) блока, реализующего функции F1, F2, F3. Карта Карно, построение схемы электрической функциональной. Реализация функции F1 на мультиплексоре. Компьютерное моделирование, компоненты Electronics Workbench.
курсовая работа [831,7 K], добавлен 23.09.2013
