Мікропроцесорна техніка

Схема формування сигналу скидання RESET має на вході тригер Шмітта, а на виході - тригер, що формує фронт сигналу RESET по зрізі СLК. Звичайно до входу RES підключається RC - ланцюг, що забезпечує автоматичне формування сигналу при включенні джерела живлення (мал. 2.3.3).

Мал. 2.3.1 Умовне графічне зображення ГТІ

Мал. 2.3.2 Схема підключення до ГТІ кварцового резонатора

Схема формування тактових імпульсів має спеціальний вхід синхронізації (CSYNC), за допомогою якого можливо синхронізувати роботу декількох ГТІ, що входять до системи. Така синхронізація виконується за допомогою двух D - тригерів по входам CSYNC і EFI (мал. 2.3.3). Випливає , що якщо ГТІ працює в режимі зовнішнього генератора, то внутрішній генератор може може працювати незалежно (вхід OSC незалежний від CLK і РСLK, і асинхронен їм).

Мал. 2.3.3 Схема формування сигналу CSYNC

ЦП КР1810ВМ86 використовує для підтвердження готовності до обміну. Високий рівень напруги на вході вказує на наявність данних на ШД. Схема формування цього сигналу в ГТІ побудована так, щоб спростити включення системи в інтерфейсну шину стандарту Multibas, і має дві пари ідентичних сигналів RDY 1, RDY 2 і AEN 1, AEN2, об'эднаних схемою АБО. Сигнали RDY формуються елементами, що входять в систему, і свідчать про готовність до обміну.Сигнали AEN дозволяють формування сигнала READY по сигналам RDY, підтверджуючи адресацію до адресованого елементу.

1.3.3 Буферні регістри К580ИР82

Буферні регістри використовуються для організації запоминаючих буферів, адресних защіпок, портів вводу, мультиплексорів. Буферні регістри складаються з восьми інформаційних тригерів (Т) з вихідними схемами (SW) із трьома станами, загальними сигналами запису інформації STB і керування вихідними схемами ОЕ. У буферному регістрі ИР82 до вихідних схем підключені прямі виходи інформаційних тригерів.

Призначення виходів

D17 - D10 - лінії вхідних даних; D07 - D00 - лінії вихідних даних; STB - ротуючий сигнал; ОЕ - дозвіл видачі даних.

При сигналі високого рівня на вході STB вхідних ліній D17 - D10 передасться на вихідні лінії D07 - D00. Запам'ятовування (защелкивание) в інформаційних тригерах здійснюється при переході сигналу STB від високого рівня до низького (по зрізі сигналу STB). Сигнал ОЕ керує вихідними буферами: при ОЕ-О буфер відмикається, при ОЕ=1 він встановлюється в Z - стан. Сигнал ОЕ не впливає на стан інформаційних тригерів, ні па функцію запису.

Малий вхідний струм і досить великий вихідний дозволяють використовувати ці елементи в якості буферів або шинних формувачів.

1.3.4 Шинні формувачі К580ВА86

Восьмирозрядний шинний формувач (ШФ) КР580ВА86 застосовують як буферний пристрій шини даних в мікропроцесорних системах. Велика вихідна потужність і легкість керування дозволяють використовувати їх для побудови двунаправленних буферів, що погодять, міжмодульний зв'язок або як прості підсилювальні каскади. Повна конструктивна, сумісність із БР ИР82 допускає взаємозамінність при односпрямованій передачі.

Формирователь складається з восьми однакових функціональних блоків із загальними сигналами керуванні Т і OE. Функціональні блоки складаються з двох підсилювачів - формирователей з z - станами на виходах, схема включення яких забезпечує різнонаправленную передаму.

Призначення виводів ШФ

А7 - АО - -вхід/вихід ліній даних. У залежності від стану входу Т вони можуть бути вхідними, якщо на Т - сигнал високого рівня, і вихідними, якщо на Т - сигнал низького рівня.

В7 - В0 - вхід/вихід ліній даних. Вони є вхідними, якщо на Т-сигнал низького рівня, і вихідними, якщо на Т - сигнал високого рівня.

Т - вхідний сигнал керування напрямком передачі. При Т = 0 здійснюється передача від В к А, при Т=1 - від А к В. Сигнал Т вибирає верхній чи нижній підсилювачів-формувачів дозволяючи відповідну передачу.

ОЕ - вхідний сигнал дозволу передачі. При ОЕ=0 знімається z-стан з виходу усилителя-формирователя, обраного по входу T. Перехід у z -стан і навпаки не дає негативних викидів на виходах ИС.

1.3.5 Контролер системної шини К1810 ВГ88

Мікросхема ИДЗ являє собою дешифра'юр-дсмуль-типлексор з 4 на 16. Цоко-леака й умовна позначка приведені па мал. 3.8.1. Він по-

зволяет нреооразовап, четырехразрядный двоичный код, надійшовши на входи АТ...ЛЗ, у напругу низького рівня, що з'являється па одному із шістнадцяти виходів 0...16. Крім чотирьох входів АТ...АЗ пристрій має ще два входи ЕО й Е1 раз-решспин дешифрации, тобто вони відіграють роль стробирутощих вхо* дов, якщо па їх поданий низький рівень напруги. Якщо хоча б па одному з входів 1:0 і П1 установити високий рівень, то па усіх виходах 0...16 буде високий рівень напруги незалежно оттого, який код поданий па в.коди АТ...АЗ. Такий режим використовується при нарощуванні числа розрядів дешифрируемою коду.

Входи ЕО і 1л1 можна використовувати як логічні, коли мікросхема ИД'} служить .^мультиплексором даних. Входи АТ...АЗ у цьому випадку використовуються як адресні, щоб направити потік даних, прийнятих входами ЕО й Е1, на один з виходів 0...16. Па другий вхід ГЛ. невикористовуваний у цьому включенні, необхідно подати напруга низького рівня.

Стани НД'З приведені і табл. 3.8.1.

Розрахунок ОЗУ