статья  Моделирование логического элемента LUT

Модификация логического элемента LUT ПЛИС типа FPGA путём введения дополнительных средств, позволяющих производить его "быстрое" диагностирование путём подачи сигналов с выхода дерева транзисторов на его вход; модифицированный логический элемент.

Нажав на кнопку "Скачать архив", вы скачаете нужный вам файл совершенно бесплатно.
Перед скачиванием данного файла вспомните о тех хороших рефератах, контрольных, курсовых, дипломных работах, статьях и других документах, которые лежат невостребованными в вашем компьютере. Это ваш труд, он должен участвовать в развитии общества и приносить пользу людям. Найдите эти работы и отправьте в базу знаний.
Мы и все студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будем вам очень благодарны.

Чтобы скачать архив с документом, в поле, расположенное ниже, впишите пятизначное число и нажмите кнопку "Скачать архив"

888888888   .d8888b.  8888888888  .d8888b.   .d8888b.  
888        d88P  Y88b       d88P d88P  Y88b d88P  Y88b 
888        888             d88P  888    888      .d88P 
8888888b.  888d888b.      d88P   888    888     8888"  
     "Y88b 888P "Y88b  88888888  888    888      "Y8b. 
       888 888    888   d88P     888    888 888    888 
Y88b  d88P Y88b  d88P  d88P      Y88b  d88P Y88b  d88P 
 "Y8888P"   "Y8888P"  d88P        "Y8888P"   "Y8888P"  
                                                       
                                                       
                                                       

Введите число, изображенное выше:

Рубрика Программирование, компьютеры и кибернетика
Вид статья
Язык русский
Дата добавления 26.04.2019
Размер файла 872,0 K

Подобные документы

  • Факторизация покрытия и выбор функциональной схемы ячейки минимальной стоимости. Построение схемы в универсальном базисе. Тип схемы элемента. Перевод в базис ИЛИ-НЕ. Определение исходных данных для расчёта принципиальной схемы логического элемента.

    курсовая работа [704,8 K], добавлен 15.06.2014

  • Разработка нового технического оборудования. Изготовление и эксплуатация цифровых устройств. Модель элемента дискретного устройства. Алгоритм загрузки логического элемента из файла и процедуры моделирования. Используемые методы, процедуры и функции.

    курсовая работа [306,1 K], добавлен 24.06.2012

  • Выбор элемента, который необходимо изменить в процессе моделирования. Изменение названия в окне Display Properties. Выбор элемента Parameters из библиотеки и добавление на рабочее поле. Ввод начального и конечного значений сопротивления, шагов модуляции.

    лабораторная работа [1,4 M], добавлен 29.12.2014

  • Понятие и свойства лингвистической переменной, ее разновидности. Основы теории приближенных рассуждений. Нечеткие системы логического вывода с одной и несколькими входными переменными. Принципы нечеткого моделирования, вычисление уровней истинности.

    презентация [152,7 K], добавлен 29.10.2013

  • Анализ структур шифраторов. Описание принципиальной электрической схемы и разработка функциональный схемы. Описание работы базового логического элемента ИС 155. Технология изготовления печатной платы. Особенности монтажа на односторонних печатных платах.

    курсовая работа [375,6 K], добавлен 08.05.2019

  • Реализация экспертных систем любой сложности, решение любых головоломок и шарад с помощью языка логического программирования Prolog. Основные понятия в языке Prolog. Правила логического вывода и запросы. Процедуры логического вывода и принятия решений.

    курсовая работа [19,0 K], добавлен 24.05.2012

  • Разработка на программируемой логической интегральной микросхеме арифметико-логического устройства для выполнения операций над числами. Описание его функционирования. Коды команд АЛУ. Реализация действия RS триггера. Структура, тело и работа программы.

    курсовая работа [697,1 K], добавлен 16.12.2014

  • Операционный блок микропроцессора, арифметические операции с целыми операндами. Пути увеличения производительности арифметико-логического устройства за счет параллельной обработки различных команд выполняемой программы. Сумматор частичных произведений.

    контрольная работа [56,5 K], добавлен 05.09.2010

  • Моделирование арифметико-логического устройства для вычитания УДЦ для 18 разрядов. Операционная и аксиоматическая семантика команды ассемблера. Верификация линейного участка программы, участка, содержащего ветвления, цикла. Сети Петри для подпрограммы.

    курсовая работа [121,2 K], добавлен 13.07.2012

  • Особенности реализации алгоритма проверки логического следования методом резолюции. Реализация проекта на логическом языке Prolog и на функциональном языке Haskell: сравнительная характеристика. Знакомство с листингом программы на необходимых языках.

    курсовая работа [57,0 K], добавлен 14.07.2012

Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д.
PPT, PPTX и PDF-файлы представлены только в архивах.
Рекомендуем скачать работу.