Компьютерное моделирование на базе программного пакета Electronics Workbench

6) Имеются следующие измерительные приборы: мультиметры (измерения постоянного и переменного напряжения и тока, сопротивления, результаты выводятся в относительных единицах и децибелах); двухлучевые осциллографы (регулируются усиления каналов, частота развертки, смещение лучей по координатам X, Y, имеются открытый и закрытый входы, предусмотрен ввод сигналов синхронизации); измерители частотных характеристик (Bode Plotter); генератор цифровых сигналов (Word Generator); цифровой логический анализатор и логический преобразователь. На схеме можно разместить только по одному из приборов каждого типа. При развертывании изображения лицевой панели прибора на весь экран с помощью двух электронных курсоров проводят точные измерения характеристик.

7) Различные цепи можно окрашивать в разные цвета для улучшения восприятия схемы. При этом временные диаграммы на экране двухлучевого осциллографа и многоканального логического анализатора окрашиваются в те же цвета.

8) Возможен ввод дискретных отсчетов сигналов из файлов.

9) На периферийные устройства можно вывести принципиальную схему, ее текстовое описание, перечень компонентов.

Для измерительных инструментов рисуется лицевая панель с изображением характеристик и положением органов управления, а для осциллографа изображаются также эпюры напряжений неограниченной длины.

Существуют версии Electronics Workbench для DOS, Windows и Macintosh. При установке в среде Windows можно выбрать 16- и 32-разрядную версию. Имеется демонстрационная версия, работающая в режиме просмотра слайдов и в рабочем режиме, но с ограничением сеанса моделирования 30 минутами (за 5 минут до окончания этого срока программа выводит предупреждающее сообщение, затем ее можно запустить вновь). Демонстрационная версия содержит 10 схем, с которыми можно экспериментировать: редактировать и создавать новые, нельзя лишь сохранять их и распечатывать. Кроме того, демонстрационная версия имеет неполную библиотеку компонентов.

2.5 Интерфейс Electronics Workbench

Интерфейс Electronics Workbench по своему построению очень похож на стандартный интерфейс Windows, Описать процесс вызова схемы из библиотеки.

Вывести схему на рабочее поле Electronics Workbench можно 2-мя способами:

- 1-й способ - вызов готовой схемы из библотеки. Делается это посредством команды Open из меню File. В результате выполнения этой команды появляется стандартная панель Widows см. рис. 2.2.

Рис. 2.2. Панель для вызова схем из библиотеки

Библиотека схем Samples находится в каталоге Wbnch. Она содержит файлы со схемами как в своём корневом каталоге, так и в двух подкаталогах Complex и Tutorial. Расширение файлов содержащих схемы - ca.4. Процедура вызова стандартная для Windows - «мышью» выбрать файл и кликнуть на OK.

- 2-й способ создание схемы вручную посредством встроенного графического редактора. Этот способ начинается с выбора команды New из меню File. После этой команды рабочее поле очищается и можно приступать к созданию схемы.

Вынос элементов схемы и измерительных приборов:

- навести стрелку на прибор или элемент;

- нажать левую кнопку «мыши» и удерживая её переместить объект на рабочее поле (выделение снимается нажатием правой кнопки «мыши».

Соединения между элементами на рабочем поле выполняются следующим образом:

- установить стрелку на окончание нужного вам вывода элемента:

- нажать левую кнопку «мыши» (на окончании выбранного вывода должна появится крупная чёрная точка) и удерживая её двигать стрелку по направлению к предназначенному для соединения другому выводу (при этом за стрелкой будет тянуться линия);

- навести стрелку на нужный вывод, при этом на нём появится чёрная точка (это означает что соединение установлено) и отпустить кнопку «мыши» на рабочем поле должно появится соединение.

Само соединение можно подкорректировать - навести стрелку на линию соединения нажать левую кнопку «мыши» и удерживая её перемещать линию в нужном направлении.

Точная корректировка элементов, приборов и узлов на рабочем поле:

- навести стрелку на объект;

- нажатием правой кнопки «мыши» выделить его;

- корректировать положение клавишами управления курсором.

Верхняя строка экрана Electronics Workbench (см. рис. 2.2):

Меню File:

New	- создать новый файл, файл для создания, описания и моделирования новой схемы;
Open	- открыть уже созданный файл (созданный в Electronics Workbench);
Save	- сохранить текущий (открытый) файл с текущим именем в текущую директорию;
Save as	- сохранить текущий файл предварительно введя имя и путь для сохранения;
Revert to saved	- вернуться к сохранённому файлу;
Print	- распечатать текущую схему, причём после выбора этого пункта меню предоставляется возможность выбора, что именно нужно распечатать: схемные параметры - схемотехника, описание схемы, листинг составляющих схемы, листинг моделей и т.д., инструментарий - мультиметр, функциональный генератор, осциллограф и т.д.;
Print Setup	- доступ к установке принтеров (через Windows Setup для принтеров);
Exit	- выход из Electronics Workbench;
Import from SPICE	- импортировать из SPICE какую-либо схему, причём импортируемая схема сразу же конвертируется из формата SPICE (описания) в графический вид и выводится на экран;
Export to SPICE	- отправить в SPICE текущую схему, причём она сразу же конвертируется в формат SPICE;
Export to PCB	- отправить в PCB текущую схему;

Меню Edit:

Cut	- вырезать выделенные компоненты, затем их можно вставить в любую схему в пределах среды Electronics Workbench (см. команда Paste) выделение производится следующим образом - сначала стрелка (указатель положения курсора) устанавливается в выбранное место на схеме, затем следует нажать левую клавишу «мыши» и удерживая её растянуть появившуюся рамку на компоненты схемы которые нужно выделить, после отпустить клавишу, выделенные компоненты будут окрашены в красный цвет; ещё один способ выделения отдельных компонентов схемы состоит в следующем: навести стрелку на тот компонент, который хотите выделить и нажать на правую кнопку «мыши» - таким образом можно выделять или убирать выделение с отдельных компонентов не нарушая выделение других;
Copy	- копировать выделенные компоненты схемы;
Paste	- вставить, эта команда становится доступной только после выполнения команд Cut или Copy; после выбора этой команды копируемый или вырезанный компонент или фрагмент схемы всегда появляются в центре видимой части рабочего поля;
Delete	- удалить выделенный элемент или фрагмент схемы;
Select All	- выбрать всё, эта команда позволяет выбрать сразу всю схему;
Copybits	- копирование в буфер обмена Windows; используется для переноса эл. схем, результатов исследований, осциллограмм и т.д. в другие приложения Windows (например в Word); после выбора этой команды на рабочем поле Electronics Workbench вместо стрелки появится крестик, его нужно установить в выбранное место рабочего поля затем нажать левую кнопку «мыши» и растянуть рамку на ту часть рабочего поля, которая предназначена для копирования после отпускания кнопки «мыши» выбранное изображение рабочего поля будет записано в буфер обмена; вставка в другом приложении производится командой Вставить (Paste)
Show Clipboard	- просмотр содержимого буфера обмена;

Меню Circuit:

Activate	- активация находящейся на рабочем поле схемы (начать процесс моделирования); эта команда аналогична нажатию посредством «мыши» виртуального выключателя в правом верхнем углу рабочего поля Electronics Workbench;
Stop	- полная остановка процесса моделирования; аналогична выключению виртуального выключателя «мышью»;
Pause	- временная остановка процесса моделирования с сохранением всех промежуточных результатов, т.е. после повторного нажатия Pause процесс моделирования продолжается точно с точки прерывания;
Label	- установить (изменить) обозначение выбранного элемента; команда становится доступной лишь после того, как на схеме выбран элемент;
Value	- установить (изменить) номинал выбранного элемента схемы;
Model	- присвоить выбранному элементу схемы параметры реально существующего элемента или идеального; после выбора этой команды появляется меню, где можно выбрать из базы данных Electronics Workbench тип элемента с последующей возможностью редактирования его параметров;
Zoom	- устанавливает количество входов элемента или в некоторых случаях действует аналогично команде Model;
Rotate	- поворачивает выбранный элемент на 90 градусов по часовой стрелке;
Fault	- устанавливает неисправность выбранного элемента можно задать: утечку, короткое замыкание и обрыв;
Subcircuit	- объединяет выделенные элементы схемы в подсхему и помещает её (полученную подсхему) под выбранным именем в окно Custom;
Wire color	- задаёт цвет выделенного провода; выделение провода: навести стрелку на нужный провод и один раз нажать левую кнопку «мыши»;
Preferences	- устанавливает параметры изображения схемы: сетка рабочего поля, условное обозначение элементов, названия моделей элементов, номинал элементов;
Analysis options	- устанавливает опции анализа схемы: переходные процессы или установившийся режим, симуляция активных компонентов, режим изображения экрана осциллографа, погрешность моделирования, частота временных точек, где происходит моделирование на цикл моделирования, частота точек боде анализа(ФАПЧХ) на цикл моделирования, размер временного файла для моделирования;

Меню Window:

Arrange	- устанавливает стандартный вид экрана Electronics Workbench;
Circuit	- устанавливает режим изображения схемы;
Description	- открывает окно для примечаний к текущей схеме;
Custom (Subcircuit)	- окно библиотеки клиентских схем (подсхем), если в процессе работы они не были туда внесены, то оно пусто;
Passive	- окно библиотеки пассивных элементов;
Active	- окно библиотеки активных элементов;
Field Effect Transistors	- окно библиотеки полевых транзисторов;
Control	- окно библиотеки управляемых элементов схемы (ключи, реле, управляемые источники тока, напряжения и т.д.)
Hybrid	- окно библиотеки гибридных (аналого-цифровых) компонентов;
Indicators	- окно библиотеки индикаторных приборов;
Gates	- окно библиотеки цифровых компонентов схем;
Combinational	- окно библиотеки арифметических компонентов и преобразователей кодов;
Sequential	- окно библиотеки триггеров, счётчиков и сдвиговых регистров;
Integrated Circuit	- окно библиотеки реальных серий ИС.

К сожалению в Electronics Workbench изображение элементов схем выполнено в соответствии с требованиями американского стандарта milspec (здесь ANSI) и европейского стандарта МЭК 117-15 (DIN). Стандарт изображения элементов схем выбирается при инсталляции Electronics Workbench. Европейский стандарт по своему изображению элементов находится гораздо ближе к российскому, поэтому при инсталляции пакета рекомендуется выбирать именно его. Ниже приведена таблица с изображениями цифровых (поскольку именно они используются в этой разработке) элементов по европейскому стандарту МЭК 117-15.

Таблица 2.1 Изображение цифровых элементов по стандарту МЭК 117-15

Изображение	Функция булевой алгебры
	И
	ИЛИ
	НЕ
	И-НЕ
	ИЛИ-НЕ
	ИСКЛЮЧАЮЩЕЕ ИЛИ
	Буфер
	Буфер с тремя состояниями
	ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ

Панель универсальных измерительных приборов:

- мультиметр;

- функциональный генератор;

- осциллограф;

- боде плоттер (измеритель ФАПЧХ);

- генератор слов;

- логический анализатор;

- логический конвертор.

Следующая строка панелей является лишь повторением нижних 11-ти строк меню Window, выведенных отдельно ввиду их частого использования.

2.6 Свойства и параметры измерительной аппаратуры, используемой в работе Генератор слов

Рис. 2.4 Внешний вид панели управления генератора слов.

Генератор слов используется для посылки последовательностей битов в схемы. Его левая часть содержит (см. рис. 2.4) 16 рядов(слов) по 8 бит каждый. Когда генератор активирован слова одно за другим посылаются в схему. Кроме этого устройство имеет выход внутреннего генератора временных импульсов используемого для синхронизации.

Управление генератором слов:

1) Ввод слов.

Для ввода последовательности битов в генератор слов, следует навести стрелку на нужный бит и нажать левую кнопку «мыши», выбранный бит окажется в режиме выделения - можно вводить 1 или 0. Выбрав однажды точку для введения 0 или 1 вы сможете перемещаться по полю слов при помощи клавиш управления курсором.

2) Активация.

В верхней правой части панели управления генератора слов во второй строке находятся три кнопки (панельки) управления.

- Step - после активации (навести стрелку и нажать левую кнопку «мыши») в схему будет заслано выделенное в данный момент слово;

- Burst - активация этой панельки вызовет пересылку всех 16 слов друг за другом, причём старт будет произведён с выделенного слова;

- Cycle - посылка непрерывной последовательности слов (останов CTRL+T или «нажать» стрелкой виртуальный выключатель в верхнем правом углу над рабочим полем Electronics Workbench.

Значения битов каждого текущего слова индицируются в окошках внизу панели управления генератора слов.

3) Сохранение, загрузка и очистка последовательностей слов.

Для очистки сохранения и загрузки последовательностей слов используются кнопки вверху справа в первом ряду панели управления генератора слов Save, Load и Clear соответственно. После выбора Save или Load на экране появляется стандартное диалоговое окно Windows используемое для сохранения или загрузки. Файлы последовательностей слов имеют расширение DP.

4) Временные импульсы.

Внутренний генератор временных импульсов имеет выход обозначенный на панели управления Clk. Каждый временной цикл содержит два уровня сначала идёт 1 затем 0.

5) Синхронизация (обозн. на панели Trigger).

Генератор слов может быть синхронизирован как изнутри своими временными импульсами так и снаружи, сигналами поступающими на вход внешней синхронизации (вывод справа на панели управления). Если используется внешняя синхронизация, генератор слов пересылает каждое слово с приходом снаружи высокого или низкого, в зависимости от выбранного режима, сигнала:

- срабатывает по высокому уровню;

- срабатывает по низкому уровню.

6) Частота.

Частоту внутреннего временного генератора можно изменять в окошках под надписью Frequency. Менять можно как порядок Mhz, Khz, Hz, так и цифры.

Цифровой (логический) анализатор.

Рис. 2.5 Внешний вид панели управления цифрового (логического) анализатора

Восьмиканальный логический анализатор отображает приходящие сигналы как прямоугольные импульсы, развёртываемые по оси времени. Он так же позволяет увидеть их двоичное и шестнадцатиричное представление.

В левой части панели управления логического анализатора (см. рис. 2.5) расположен дисплей предназначенный для отображения состояния сигналов пришедших по 8-ми каналам (входам).

Пронумерованные входы расположенные непосредственно под дисплеем пересылают в горизонтальные ряды дисплея последовательности битов и показывают их текущее двоичное представление.

Hex: - окошко справа от входов показывает шестнадцатиричное представление каждого текущего бита.

Clear - кнопка предназначена для обнуления (очистки) дисплея логического анализатора.

Time base - контролирует временную развёртку последовательностей битов, устанавливает время в секундах.

Синхронизация:

- отображение битов на дисплее стартует с фронта импульса;

- отображение битов на дисплее стартует со спада импульса;

Burst - кнопка обеспечивает синхронизацию входящих сигналов по внутреннему генератору логического анализатора;

External - кнопка обеспечивает синхронизацию входящих сигналов по внешним синхроимпульсам, подаваемым на вход на правой стороне панели управления логического анализатора;

Pattern - после нажатия этой кнопки запуск логического анализатора происходит с приходом слова вводимого в окошке непосредственно под кнопкой Pattern, ввод слова побитно осуществляется побитно так же как ввод слов вручную в генератор слов (см. Генератор слов: 1) Ввод слов.).Кроме 1 и 0 можно вводить Х т.е. не 0 и не 1 (этот бит не имеет значения, можно 0 можно 1 это всё равно).

Логический (цифровой) конвертор.

Рис. 2.6 Внешний вид панели управления логического (цифрового конвертора)

Логический конвертор является мощным компьютерным прибором способным проводить несколько трансформаций схемных представлений.

Вы можете использовать его для преобразования:

- схемы в таблицу истинности;

- таблицу истинности в выражение булевой логики;

- выражение булевой логики в схему или таблицу истинности с промежуточной минимизацией.

Управление логическим конвертором.

В правой части панели управления логического конвертора (см. рис. 2.6) расположены конверсионные кнопки, которые можно использовать для выполнения следующих операций:

1) Конвертирование схемы в таблицу истинности.

Логический конвертор может создавать таблицу истинности для схемы с не более чем 8-ю входами и одним выходом. Для этого следует выполнить следующие действия:

- подсоединить схемные входы к выводам в верхней части панели управления логического конвертора (следует использовать левые 8 выводов). Затем подсоединить схемный выход к правому выводу в верхней части панели управления;

- Чтобы получить таблицу истинности на дисплее панели управления, расположенном слева от кнопок, следует «нажать» стрелкой (навести стрелку и нажать левую кнопку «мыши») виртуальную кнопку:

Далее можно редактировать или конвертировать таблицу истинности, в другие формы, используя остальные кнопки логического конвертора.

2) Ввод таблицы истинности.

Для создания таблицы истинности следует стрелкой и нажатием левой кнопки «мыши» выбрать желаемые вводы (каналы) логического конвертора от A до H, расположенные над дисплеем. Затем в столбце OUT присвоить желаемым разрядам 1, 0 или X тем же способом, что и побитный ввод слов в генераторе слов.

3) Конвертирование таблицы истинности в выражение булевой логики.

Чтобы конвертировать таблицу истинности, имеющуюся на дисплее логического конвертора, в выражение булевой логики следует «нажать» стрелкой на кнопку:

Булево выражение появится внизу в окошке под дисплеем и кнопками. Его можно затем упростить (см. 4) Упрощение булева выражения или конвертировать в схему (см. 6) Конвертация булева выражения в схему.

4) Упрощение (минимизация) булева выражения. Конвертирование таблицы истинности в минимизированное булево выражение.

Чтобы минимизировать имеющееся в окошке под дисплеем и кнопками булево выражение или перевести, расположенную на дисплее панели управления, таблицу истинности в минимизированное булево выражение следует «нажать» стрелкой кнопку:

Electronics Workbench использует метод Квайна-Мак Класки для минимизации булевых выражений. Этот способ обеспечивает упрощение для систем с большим числом входов, чем может быть рассчитано вручную с помощью карт Карно.

Примечание: Упрощение требует много памяти (ОЗУ). Если ваш компьютер не имеет достаточно памяти, эта операция не будет вам доступна.

5) Конвертация булева выражения в таблицу истинности.

Булево выражение можно напрямую ввести в окошко, предназначенное для него. Т.е. с помощью «мыши» установить туда курсор и набрать выражение с клавиатуры (доступны будут лишь те клавиши, которые имеют смысл в этом выражении), либо получить с помощью предыдущих операций.

Для конвертации булева выражения в таблицу истинности следует «нажать» стрелкой на кнопку:

Если вы хотите минимизировать булево выражение, его следует сначала перевести в таблицу истинности.

6) Конвертация булева выражения в схему.

Чтобы выполнить эту операцию (при имеющемся в окошке панели управления булевом выражении) следует «нажать» стрелкой на кнопку:

Схема реализованная на логических ключах появится на рабочем столе Electronics Workbench. Компоненты будут в режиме выделения, поэтому их при необходимости можно будет легко перенести в другое место копированием (Copy), вставкой (Paste) или вставкой в подсхему (Subcircuit), (см. соответствующие команды Copy, Paste и Subcircuit).

Для построения схемы в этом случае будет использован базис: И, ИЛИ, НЕ. Если же требуется построить схему в базисе только И-НЕ см. ниже.

7) Конвертация булева выражения в схему в базисе И-НЕ.

Для выполнения этой операции (при имеющемся в окошке булевом выражении) следует «нажать» стрелкой кнопку:

2.7 Математические модели и эквивалентные схемы в программе логического проектирования

Любой реальный логический элемент (ЛЭ) не мгновенно реагирует на изменения входных сигналов, поэтому имеется некоторая паразитная задержка между моментом времени, в который на его входы поступают новые значения сигналов, и моментом времени, когда выходной сигнал принимает значение, определяемое функцией, которую выполняет ЛЭ. Эта функция представляет собой статическую модель ЛЭ, так как она не учитывает поведение ЛЭ при изменении входных сигналов. Аналогично этому функция f(v) или система функций f_q(v):

z_q=f_q(x_n,…., x₁)

где z_q - выходные сигналы комбинационной схемы, x_p - входные сигналы, p= 1, 2,…., n, q= 1, 2,…., k; описывающая работу комбинационной схемы (КС) без обратных связей, является её статической моделью.

Для исследования переходных процессов, вызываемых в логических схемах(ЛС) изменениями входных сигналов, необходимо ввести динамические модели ЛЭ, учитывающие паразитные задержки. Тогда динамическая модель ЛС будет определятся динамической моделью ЛЭ и статической моделью ЛС. Так, динамическая модель КС без обратных связей будет определятся формой представления функций f_q(v), задающей структурную схему (число ЛЭ и все связи между ними), и динамической моделью ЛЭ.

Самая общая динамическая модель ЛЭ И-НЕ, имеющего два входа, представлена на рис. 2.7 (а).

а)

б)

в)

Рис. 2.7 Модели логического элемента ИЛИ-НЕ

Эта модель состоит из безинерционного ЛЭ И-НЕ (статическая часть модели) и паразитных элементов задержки (i=1, 2, 3). Величины задержек и зависят от длины проводников, соединяющих выводы ЛЭ с источниками сигналов, от длительности фронтов входных сигналов x₁ и x_2, от порогов срабатывания ЛЭ по входам x₁ и x₂, а величина определяется инерционнос-тью той части ЛЭ И-НЕ, через которую проходит сигнал описываемый функцией x₁ x₂.В общем случае точные значения величин _i неизвестны, так как они зависят от многих факторов и стечением времени могут изменяться. Кроме того, значения величин _i могут быть различными при переходах сигна-лов x₁, x₂ и с 0 на 1 и с 1 на 0. Рассмотренная модель является наиболее слож-ной и пригодна для описания любого ЛЭ (И, ИЛИ, ИЛИ-НЕ), если использовать в ней соответствующую статическую модель.

Будем говорить, что входные сигналы ЛЭ не изменяются одновременно, если на интервале изменяется только один сигнал x₁ или x_2, и что входные сигналы ЛЭ изменяются одновременно, если на интервале изменяются оба сигнала x₁ и x₂, так как истинное соотношение величин задержек и неизвестно. Если сигналы x₁ и x₂ никогда одновременно не изменяются (хотя бы в противоположных направлениях), то модель ЛЭ И-НЕ может быть приведена к виду, показанному на рис. 2.6 (б), где - элемент задержки с переменной величиной задержки или в зависимости от того, каким сигналом x_p вызывается изменение выходного сигнала. Поэтому данную модель назовём динамической моделью с переменной задержкой.

Модель с переменной задержкой можно представить в несколько ином виде (рис. 2.6 (в)), положив, что элемент задержки в момент изменения сигнала x_p подключается к тому входу, на который этот сигнал подаётся, а на другом входе элемент задержки в этом случае отсутствует. Данную модель будем называть динамической моделью с виртуальной задержкой.

Пусть x₁= x₂=1 и изменяется только один сигнал x₃. Тогда функция f(v)=x₃ +x₃ =1, т.е. из статической модели КС следует, что её выходном сигнал не должен изменятся при изменениях входного сигнала x₃. Наличие же паразитных задержек и разной величины приводит к появлению на выходе КС ложных значений выходного сигнала малой длительности. Так как истинное соотношение величин задержек и неизвестно, то нельзя предугадать, в каком месте появится ложное значение выходного сигнала (при изменении входного сигнала x₃ с 0 на 1 или с 1 на 0). Динамические модели ЛЭ и предназначены для формализации исследования поведения ЛС при переходных процессах, вызываемых в них изменениями входных сигналов.

При изменении выходных сигналов двух или большего числа ЛЭ, вызванных одними и теми же изменениями входных сигналов КС, из-за неравенства задержек возникают состязания (гонки) ЛЭ. Состязания ЛЭ называются критическими, или недопустимыми, если хотя бы один выходной сигнал КС во время переходного процесса может измениться более одного раза. Состязания ЛЭ называются некритическими, или допустимыми, если все выходные сигналы КС во время переходного процесса изменяются только один раз.

2.8 Разработка логических схем

Представленные ниже электрические схемы являются примерами схем синтезируемых в ходе выполнения работы.

Рис. 2.8 Логическая схема к 1-му варианту

Схема изображённая на рис. 2.8 представляет из себя цифровой автомат (с 4-мя входами A, B, C и D и выходом Y) реализующий логическое уравнение:

Y=ABC+BCD+BCD+ABCD

Настоящая схема реализована в базисе И-НЕ при помощи логического конвертора.

а)

б)

Рис. 2.9 Схема цифрового компаратора ко 2-му варианту

На рис. 2.9 (а, б) изображена схема цифрового компаратора. Входными кодами являются 2-х разрядные коды А и В (А1, А2 и В1, В2 соответственно). Реализуемая им логическая функция имеет вид:

Y=1 если A>B

Схема реализована в двух доступных в логическом конверторе базисах: рис. 2.3 (а) И, ИЛИ, НЕ и рис. 2.9 (б) И-НЕ. Для контроля правильности работы компаратора в обе схемы введены генератор слов и логический анализатор. Генератор слов подключен на входах схем и используется для генерации всех возможных комбинаций кодов А и В (2 разряда код А и 2 код В всего 4, следовательно 2⁴=16 - генерируется 16 различных слов). На выходах схем подключен логический анализатор, причём его первые 4 канала включены параллельно 4 используемым выходам генератора слов. Это сделано для получения более наглядной картинки на экране панели управления логического анализатора (см рис. 2.10)

Рис. 2.10 Временная диаграмма работы цифрового компаратора

Выход схемы подключен к 6-му каналу анализатора. Таким образом, на экране одновременно отображаются входные и выходные сигналы, что позволяет получить полную временную диаграмму работы устройства (вход и выход на экране точно синхронизированы во времени). Наименование каналов сверху вниз: А1, А2, В1, В2 и Y.



а)

б)

Рис. 2.11 Схема дешифратора адреса к 3-му варианту

На рис. 2.11 (а, б) показана схема дешифратора адреса. Причём на рис. 2.11 (а) схема синтезирована в базисе И, ИЛИ, НЕ, а на рис. 2.11 (б) в базисе И-НЕ. Дешифрируемый адрес 0111₂ или 7₁₀. Подключив на вход схем генератор слов, а на выход логический анализатор (точно также как и в предыдущей схеме) легко получить временные диаграммы работы устройства см. рис. 2.12.



Рис. 2.12. Временные диаграммы дешифратора адреса

С полученных временных диаграмм легко сосчитать дешифрованный адрес. Кроме того на полученной диаграмме выхода схемы можно наблюдать паразитный выброс - результат гонок возникающих с приходом кода 0100 на первом элементе И см. рис. 2.11 (а). Это вполне объяснимо, поскольку разряды дешифрируемого сигнала проходят разное количество цифровых элементов. Конечно, у реальных дешифраторов обязательно используется строб-импульс или тактирование.

Рис. 2.13. Схема для получения таблицы истинности бита чётности с помощью логического конвертора

Схема на рис. 2.13. показывает способ подключения логического конвертора. При таком подключении и задании соответствующего режима работы цифровой конвертор составляет таблицу истинности для подключенной схемы. Происходит это следующим образом:

На своих выводах подключенных ко входам схемы конвертор перебирает все возможные сочетания 0 и 1. В данном случае подключено 4 входа следовательно это будет 2⁴=16 комбинаций (4-х разрядных слов). С выхода схемы конвертор считывает реакцию схемы на каждое слово и записывает её в столбец Out отображённый на панели управления вместе с перебираемым входным кодом. Отклик схемы на каждое слово записывается в той же строке, где находится и само посланное слово.

Таблица истинности для приведённой на рис. 2.13 схемы контроля чётности будет иметь вид см. рис. 2.14.

Рис. 2.14. Таблица истинности схемы контроля чётности на панели логического конвертора

Следующий этап - синтез схемы в базисе доступном на логическом конверторе.

Представленная на рис. 2.15 схема осуществляет контроль чётности поступающих на её входы 4-х разрядных слов. В случае если количество единиц чётное на выходе Y формируется 1 если нечётное 0. В этом можно убедится подключив генератор слов и логический анализатор как показано на схеме рис. 2.15. Временные диаграммы полученные на логическом анализаторе имеют вид см. рис. 2.16.



Рис. 2.15. Схема контроля чётности синтезированная в базисе И, ИЛИ, НЕ

Рис. 2.16 Временные диаграммы схемы контроля чётности

Все представленные здесь логические схемы реализованы на идеальных цифровых ключах из библиотеки Electronics Workbench. При желании их можно легко перевести в реальные серии микросхем. Библиотека Electronics Workbench предоставляет большие возможности для этого см. рис. 2.17.



Рис. 2.17. Библиотека реальных компонентов электрических схем

Библиотека предоставляет широчайший набор цифровых компонентов ТТЛШ и КМОП технологий (ТТЛ логика морально устарела и поэтому не представлена).

3. Экономическая часть

В данном разделе пояснительной записки дипломного проекта приводится экономическое обоснование автоматизации проекта. Для того, чтобы определить годовой экономический эффект от применения данного программного продукта необходимо знать годовую экономию и капительные вложения, связанные с разработкой и применением новой технологии, а также необходимо рассчитать затраты на создание программы [17].

логический модель минимизация

3.1 План проведения работы над программным продуктом

Жизненным циклом программы считается весь цикл от принятия решения о проведении разработок до полного отказа конечного пользователя от применения данного программного продукта.

Жизненный цикл состоит из 4-х этапов:

Этап работы над программным продуктом

Этап введения программного продукта

Этап зрелости, полный переход к программному продукту

Этап упадка

Успех в конкурентной борьбе в большей степени определены тем, на сколько удачно выбран тип конкурентного поведения организации и на сколько умело он реализуется.

Конкуренцию разрабатываемой системе составляют не только изделия той же технологическо-конструктивной группы, но и любой товар, выполняющий аналогичные функции. Конкурентоспособность определяется многими факторами:

- характеристикой самого продукта

- зависимостью от темпов технического развития товарной группы, к которой относится изделие

- рыночной конъюнктурой

Преимущество разработанного проекта в том, что она содержит определенную информацию, характерную и полезную для конкретной предметной области.

3.2 Себестоимость программного продукта

Характерной чертой проводимых работ является их теоретическая направленность. В качестве конечного результата проектирования может рассматриваться прототип программного продукта, демонстрирующий возможность применения теоретических разработок и не предполагающей выход на рынок научно-технической продукции. Таким образом, основными источниками затрат при работе над темой как части этапа проектирования жизненного цикла компьютерной системы являются капитальные предпроизводственные затраты, которые в свою очередь могут быть учтены и минимизированы.

Калькулирование осуществляется по калькуляционным статьям расходов:

- расходные материалы;

- заработная плата разработчиков;

- накладные расходы;

- прочие расходы.

В таблице 3.1 приведены затраты на расходные материалы.

Таблица 3.1

№ п/п	Наименование	Расход	Цена, тен.	Сумма, тен.
1	Диск CD-RW	1 шт.	100	100
2	Бумага	150 лист	1,5	225
3	Картридж (расход чернил)	12,5	140	1750
ИТОГО	2075

В таблице 3.2 приведены расходы на заработную плату разработчиков программного продукта

Таблица 3.2

№ этапа	Исполнители	Трудо-емкость, чел. дн.1	Трудо-емкость, чел. дн.2	Оклад, тен.	Затраты по з/п, тен.
1	Руководитель ДП Инженер	0,5 0,5	0,023 0,023	28000 20000	644 460
2	Инженер	2	0,091	20000	1820
3	Инженер	2	0,091	20000	1820
4	Инженер	15	0,682	20000	13640
5	Инженер	14	0,636	20000	12720
6	Инженер	35	1,6	20000	32000
7	Руководитель ДП Инженер	2 3	0,091 0,136	28000 20000	2550 1090
8	Инженер	11	0,5	20000	10000
ИТОГО	76744

Накладные расходы составляют 60% от фонда заработной платы:

0,6*76744=46046 тен.

Прочие расходы включают расходы на машинное время (порядка 3-х месяцев на разработку, отладку и тестирование ПП: 360 часов стоимостью 170 тен./час):

360 *170*0,7 = 42840 тен., где 0,7 - коэффициент загрузки ПЭВМ

Определим себестоимость программного продукта. Результаты вычислений сведены в таблицу 3.3.

Таблица 3.3

	Наименование статей расходов	Затраты, тен.
1	Расходные материалы	2075
2	Заработная плата разработчиков	76744
3	Накладные расходы	46046
4	Прочие расходы	42840
ИТОГО: 167705

Расходы на создание проекта составляют 167705 тен.

3.3 Расчет годового экономического эффекта и срока окупаемости

Годовой экономический эффект определяется по формуле:

Э = Э_г - Е_н • К_вл,

где Е_н - нормативный коэффициент эффективности капитальных вложений (Е_н=0,15);

К_вл - капитальные вложения, связанные с разработкой и применением новой технологии, тен.;

Э_г -годовая экономия, тен.

Определяя годовую экономию, при внедрении программного продукта будем исходить из объема выполняемых работ:

Э_г = (С₁ - С₂) • n,

где С₁ - себестоимость условной единицы действующей технологии;

С₂ - себестоимость условной единицы проектируемой технологии;

n - число обращений к программе в течении года (в среднем).

С₁ = С_чт • Т_р • (1+К_нр),

где С_чт - среднечасовая тарифная ставка

С_чт = тен.;

Т_р - среднее время учета и выдачи необходимой информации при действующей технологии (Т_р =2 часа);

К_нр - коэффициент нормативных расходов (К_нр =0,8)

Таким образом, себестоимость условной единицы действующей технологии:

С₁ = 114 • 2 • (1+0,8) =410.

С₂ = С_пг • Т_пг + С_мч • t_эвм,

где С_пг - стоимость подготовки данных;

Т_пг - время подготовки данных;

С_мч - стоимость одного часа машинного времени;

t_эвм -время решения задачи на ЭВМ (в среднем 5-10 минут)

С₂ = 114 • 0,16 + 170 • 0,08 = 32

Если будет использоваться 10 раз в день (2500 раз в году), тогда годовая экономия составит:

Э_г = (410 - 32) • 2500 = 945000

К_вл равны затратам на создание программы:

К_вл = 167705 тен.

Э = 945000 - 0,15 • 167705 = 919844 тен.

Коэффициент эффективности капитальных вложений

Е_ф =

Е_ф =

Показатель окупаемости капитальных вложений является величиной, обратной коэффициенту эффективности и показывает, за какой срок окупятся капитальные вложения.

Т_ок =

Т_ок =

Себестоимость проекта, полученная методом калькуляции, составляет 167705 тен.

Годовой экономический эффект составил 945000 тен. Срок окупаемости капитальных вложений составит 0,2 года или 2,5 месяца.

По результатам анализа себестоимости программного продукта установлено, что внедрение разработки оправдано и экономически целесообразно.

Заключение

Представленная работа - это первая в своём роде попытка разработать реальный лабораторный практикум по теме логического проектирования цифровых схем с использованием методов виртуальной электронной лаборатории.

Основные результаты работы следующие:

Рассмотрены методы логического проектирования, используемые в предметах, читаемых на кафедре. В основном они сводятся к табличным методам или операциям с уравнениями Булевой алгебры.

Предложено использовать для создания лабораторной работы виртуальный прибор - логический конвертор - из электронного пакета CAD Electronics Workbench.

Рассмотрена возможность с помощью логического конвертора выполнять операции синтеза логических устройств по таблице состояний, логическим уравнениям и т.д.

Методически такая практическая работа прекрасно вписывается в программу курсов, читаемых на кафедре.

Программа имеет интуитивный интерфейс, достаточно проста и не практически требует специального времени на освоение.

Разработаны методические указания к лабораторному практикуму.

Предложен ряд схем (цифровой компаратор, дешифратор, схема контроля четности) подходящих для студенческих практических работ и проведено демонстрационное проектирование.

Разработана демонстрационная версия лабораторного практикума, позволяющего быстро освоить работу с программой.

На виртуальных приборах, студент осваивает необходимые на практике, но достаточно редкие в наших лабораториях измерительные приборы - логический анализатор, генератор двоичных слов,

Настоящий лабораторный практикум не является окончательным и закрытым его всегда можно расширить и модифицировать. Для этого не нужны специальные навыки и знания (как например при попытках дополнить программы моделирующие лабораторные работы и написанные на языках программирования) интерфейс Electronics Workbench прост и выразителен.

Основные результаты экономической части.

Произведена калькуляция расходов и расчёт себестоимости разработки.

Выполнено экономическое обоснование использования виртуального лабораторного практикума. Сравнение производилось с традиционным оборудованием - лабораторными стендами. Итог этого обоснования следующий:

- один компьютер способен заменить несколько стендов с разной тематикой работ;

- использование компьютерного моделирования позволяет высвободить часть персонала занятого ранее ремонтом стендов;

- качество обучения также повысится за счёт большей чем у стендов наглядности, за счёт того, что перестанут выходить из строя исследуемые и вспомогательные компоненты, и за счет приобретения студентами дополнительных навыков работы на компьютере.

В экономической части приведены результаты расчета экономических показателей разработки и внедрения автоматизации.

В части «Охрана труда» рассмотрены требования к помещениям для эксплуатации ЭВМ, требования к микроклимату, шуму и др. параметрам.

Список используемой литературы

1. Алексенко А.Г, Шагурин И.И. «Микросхемотехника.» Москва, изд. «Радио и связь», 1982 г.

2. Влах, Кишор, Сингхал «Машинные методы анализа и проектирования электронных схем.» Москва, изд. «Радио и связь», 1988 г.

3. Дебновецкий С.В. «Основы автоматизированного проектирования электронных приборов.» Киев, Вища школа, 1987 г.

4. «Измерения параметров цифровых интегральных микросхем.» (под ред. Эйдукаса Д.Ю., Орлова Б.В.) Москва, «Радио и связь», 1982 г.

5. Корнеев В.В., Киселёв А.В. «Современные микропроцессоры.» Москва, изд. «Нолидж», 1998 г.

6. Лазер И.М., Шубарев В.А. «Устойчивость цифровых микроэлектронных устройств.» Москва, «Радио и связь», 1983 г.

7. Лысиков Б.Г. «Арифметические и логические основы цифровых автоматов.» Минск, «Вышэйшая школа», 1980 г.

8. Нефедов А.В., Савченко А.М., Феоктистов Ю.Ф. «Зарубежные интегральные микросхемы для электронной аппаратуры.» Москва, Энергоатомиздат, 1989 г.

9. Ногов Ю.Р. «Математические модели элементов интегральной электроники.» Москва, «Современное радио», 1976 г.

10. Пухальский Г.И., Новосельцева Т.Я. «Цифровые устройства.» Санкт-Петербург, изд. «Политехника» 1996 г.

11. Сысоев В.В. «Структурные и алгоритмические модели автоматизированного проектирования производства изделий электронной техники.» Воронеж, Воронежский технологический институт, 1993 г.

12. Токхейм Р. «Основы цифровой электроники» Москва, изд. «Мир», 1988 г.

13. Чахмахсазян Е.А., Мозговой Г.П., «Математическое моделирование и макромоделирование биполярных элементов электронных схем.» Москва, «Радио и связь», 1985 г.

14. Шило В.Л. «Популярные цифровые микросхемы.» Москва, Металлургия, 1988 г.

15. Якимов О.П. «Моделирование режимов и оценка качества электронных приборов.» Москва, «Радио и связь», 1989 г.

16. Янсен Й. «Курс цифровой электроники.» т. 1 Москва, Мир, 1987 г.

17. Экономика, разработка и использование программного обеспечения ЭВМ: Учебник/ В.А. Благодатских, М.А. Енгибарян, Е.В. Ковалевская и др.-М.: Финансы и статистика, 2005. - 288 с., ил.

18. Безопасность жизнедеятельности. Безопасность технологических процессов и производств (Охрана труда): Учебное пособие для ВУЗов/ Кукин, В.Л. Лапин, Е.А. Подгорных и др. - М.: Высшая школа, 1999 -318 с.

19. СНиП 2.04.05 - 91 - Отопление, вентиляция, кондиционирование (с изменениями по И-1-94);

20. СНиП РК 5.01.030.03 «Санитарно гигиническое требование по обеспечению радиационной безеопастностьи»

21. Санитарные правила и нормы «Предельно допустимые уровни инфразвука и низко частотного шума в помещениях жилых и общественных зданий и на территории жилой застройки САНПиН РК» (3.01.0320/у-97) - САНПиН РК 0.05.031-97

Размещено на Allbest.ru