Разработка микропроцессорной информационно-управляющей системы

D0-D7 - входы/выходы с тремя устойчивыми состояниями. В режиме программирования это входы, на которые подаются управляющие слова и данные. В режиме обслуживания прерываний это выходы. В остальных случаях они находятся в высокоимпедансное состояние;

CS - вход управляющего сигнала выбора микросхемы. При CS = «0» можно осуществить режим программирования или обслуживания прерывания;

WR - вход управляющего сигнала записи в микросхему. Для программирования нужно подать сигнал «0»;

RD - вход управляющего сигнала чтение из микросхемы. При RD = «0» можно считать информацию из внутренних регистров запроса прерываний и регистра обслуживаемых запросов прерываний;

INTA - вход управляющего сигнала подтверждения прерывания. Сигнал «0» на этот вход формируется трижды системным контроллером (при выполнении трехбайтной команды CALL);

MS/SV - вход управляющего сигнала выбора ведомой микросхемы. При подаче «1» микросхема будет ведущая, при подаче «0» - ведомая.

IRQ0-IRQ7 - входы запросов на прерывание, подключаются к соответствующим схемам управления ВУ (IRQ0 имеет высший приоритет);

INT - выход управляющего сигнала запроса прерывания. У ведущей микросхемы подключается к ЦП, а у ведомой - к одному из входов IRQ ведущей;

CAS0-CAS3 -входы/выходы каскадирования. Для ведущей микросхемы это входы, для ведомой - выходы, по ним ведущая микросхема передает двоично-десятичный код номера ведомой микросхемы.

Ucc, GND - клеммы для подключения питающего напряжения +5В и общего провода соответственно.

3.9 Программируемый параллельный интерфейс

В данной микропроцессорной системе в качестве программируемых параллельных интерфейсов используется микросхема КР580ВВ55А. Микросхемы в количестве 5 штук используются для параллельной передачи информации между ЦП и периферийными устройствами и образуют 15 параллельных портов, так как каждая из них содержит по три восьмиразрядных канала ввода/вывода А, В, С.

Каждый из каналов А, В, С состоит из 8-разрядного регистра и двунаправленных формирователей, при этом канал С может быть представлен в виде двух 4-разрядных каналов ввода-вывода, доступ к которым производится как к отдельным независимым каналам. Устройство управления содержит регистр управляющего слова (РУС), в который предварительно производится запись команд, определяющих режим работы каналов. Устройство управления формирует сигналы выбора канала и управления каналом С.

Микросхема может работать в одном из трех режимов: режим 0 - простой ввод-вывод; режим 1 - стробируемый ввод-вывод; режим 2 - двунаправленный канал. Режим работы каналов можно изменять как в начале, так и в процессе выполнения программы. При этом каналы А и В могут работать в различных режимах, а работа канала С зависит от режимов работы каналов А и В.

В режиме 0 осуществляется простой ввод/вывод данных по трем 8-разрядным каналам, причем канал С может использоваться как два 4-разрядных канала. Каждый из каналов может использоваться отдельно для ввода или вывода информации. В режиме О входная информация не запоминается, а выходная хранится в выходных регистрах до записи новой информации в канал или до записи нового режима.

В режиме 1 передача данных осуществляется только через каналы А и В, а линии канала С служат для приема и выдачи сигналов управления внешним устройствам. Каждый из каналов А и В независимо друг от друга может использоваться для ввода или вывода 8-разрядных данных, причем входные и выходные данные фиксируются в регистрах каналов.

В режиме 2 для канала А обеспечивается возможность обмена информацией о периферийными устройствами по 8-разрядному двунаправленному каналу, для организации управления обменом используются пять линий канала С. В режиме 2 входные и выходные данные фиксируются во входном и выходном регистрах соответственно.

Определим назначение выводов микросхемы:

D0-D7 - входы-выходы с тремя устойчивыми состояниями, подключаются к одноименным выводам шины данных МПС;

SR - вход управляющего сигнала установки микросхемы в исходное состояние, при подаче на него сигнала логической единицы длительностью не менее 4 машинных тактов микросхема устанавливается в исходное состояние, при этом каналы А, В, С устанавливаются в режим 0. Данный вход подключается к выходу SR ГТИ;

WR - вход управляющего сигнала записи, сигнал логического нуля на данном входе позволяет осуществлять запись управляющих слов или данных для передачи в микросхему, подключается к выходу IOW системного контроллера;

RD - вход управляющего сигнала считывания, сигнал логического нуля на данном входе позволяет считать состояние внутренних регистров микросхемы на ШД, а также принять информацию из каналов А, В, С на шину данных МПС подключается к выходу IOR системного контроллера;

CS - вход управляющего сигнала выбора микросхемы, при подаче на данный вход сигнала логической единицы все выходы микросхемы переходят в высокоимпедансное состояние. Данный вход подключается к соответствующему выходу дешифратора;

А0, А1 - входы для адресации внутренних регистров и каналов А, В, С, подключаются к одноименным линиям шины адреса МПС.

Ucc, GND - клеммы для подключения питающего напряжения +5В и общего провода соответственно;

BA0-BA7, BB0-BB7, BC0-BC7 - входы-выходы каналов А, В, С соответственно.

3.10 Контроллер динамической памяти

В разработанной МПС используется динамическое ОЗУ, которое предполагает постоянную регенерацию хранящихся в ячейках памяти данных. Для этой цели используется контроллер динамической памяти К1810ВТ03. Контроллер вырабатывает все необходимые сигналы управления чтением, записью и регенерацией для ОЗУ ёмкостью 4К, 16К, 64К и более, выполненного на элементах памяти серии К565.

Определим назначение выводов микросхемы:

AL0-AL6- адресные входы младшего байта ячеек ОЗУ.

АН0-АН6 - адресные входы старшего байта ячеек ОЗУ.

B0/AL7, В1/АН7 - входы выбора банка, выполняющие различные функции в зависимости от выбранного режима. Для режима 16К выводы В0, В1 выполняют функцию выбора банка и участвуют в формировании сигналов на одном из выходов RAS0, RAS1, RAS2, RAS3. Для режима 64К эти входы являются соответствующими адресными линиями AL7, АН7.

PCS - защищённый выбор кристалла. При подаче на него сигнала низкого уровня происходит разрешение запросов циклов памяти от ЦП. При сигнале PCS = 0 разрешается приём запросов на циклы чтения или записи по входам RD или WR, которые аннулировать нельзя, если даже на вход PCS сразу подается сигнал высокого уровня;

WR - входной сигнал, указывающий КДП на то, что ЦП выполняет функции записи данных в ЗУ. Участвует в формировании сигнала WE.

RD - входной сигнал, указывающий КДП на то, что ЦП выполняет функцию чтения данных из ЗУ.

ALE - запрос регенерации. Для режима опережающего чтения этот вход (ALE) используется для инициализации цикла чтения и подключается к выходу ALE центрального процессора.

16К/64К - вход выбора режима. Сигнал высокого уровня на этом входе задаёт режим работы КДП с ОЗУ ёмкостью 16К слов, а сигнал низкого уровня - режим работы с ОЗУ ёмкостью 64К. В МПС на данный вывод подан сигнал логического нуля (земля).

OUT0-OUT6 - выходные сигналы адресов строк и столбцов ЗУ. Вырабатываются в правильной последовательности (сначала младший, затем старший байты) в сопровождении сигналов RAS и CAS. В режиме регенерации на этих входах формируются адреса регенерируемых строк.

RAS0, RAS1, RAS2/OUT7, RAS3/B2 - стробы адреса строки. Выходные сигналы, выполняющие различные функции в зависимости от выбранного режима. В режиме 16К все четыре сигнала являются стробами младшего байта адреса ЗУ для различных банков и выполняют аналогичную функцию, как и сигнал CAS. Низкий уровень сигнала на одном из выходов (RAS0-RAS3) вырабатывается в зависимости от кода на входах В0, В1. В режиме 64К стробами адреса являются только линии RAS0, RAS1. Выход OUT7 является выходной линией старшего разряда адресов строк и столбцов, а выход В0 используется для выбора банка ЗУ. При В0 = 0 формируется строб банка 0 (RAS0), при В2 = 1 - строб банка 1 (RAS1).

CAS - строб адреса столбца. Выходной сигнал, вырабатываемый после формирования на выходах OUT6-OUT0 старшего байта ЗУ, с помощью которого осуществляется запись (защёлкивание) на внутренних регистрах ЗУ старшего байта адреса.

WE - инициализация записи, выходной сигнал (строб), используемый для выполнения функции записи данных в ЗУ.

Х0, X1 - выходные линии для подключения внешнего кварцевого резонатора . Если вход Х0 подключать к шине питания + 5 В или через резистор сопротивлением 1 кОм к шине питания +12 В, то вход X1 используется для подключения внешнего генератора, как и выполнено в курсовом проекте - синхронизация осуществляется по сигналам С ГТИ.

ХАСК - готовность данных. Выходной сигнал, вырабатываемый КДП в конце цикла чтения/записи и сообщающий ЦП об окончании цикла взаимодействия.

SACK - готовность системы. Выходной сигнал, вырабатываемый КДП в начале цикла обращения к памяти. Если запрос к памяти от ЦП приходится на цикл регенерации, то SACK задерживается до начала цикла чтения/записи.

Ucc, GND - клеммы для подключения питающего напряжения +5В и общего провода (земли) соответственно [5].



3.11 Дешифратор адреса

Для активизации именно той микросхемы, к которой происходит обращение, в разработанной МПС используется дешифратор адреса - микросхема КР155ИД3. Микросхема представляет собой дешифратор-демультиплексор 4 линии на 16.

Определим назначение выводов микросхемы:

Х0-Х3 - адресные входы, на которые выставляется адрес устройства, подключаются к старшим адресным линиям А12-А15;

С1, С2 - инверсные входы стробирования. Если на обоих входах стробирования логический ноль, на том из выходов, номер которого соответствует десятичному эквиваленту входного кода, будет логический ноль, на остальных выходах - логическая единица. Если хотя бы на одном из входов стробирования логическая единица, то независимо от состояний входов на всех выходах микросхемы формируется логическая единица;

Uсс, GND - клеммы для подключения полюса питания +5В и общего провода (земли) соответственно [6].

F0-F15 - выходные линии с инверсией, подключаются к соответствующим входам устройств, которые необходимо будет активизировать.

3.12 Цифроаналоговый преобразователь

Микросхема представляет собой умножающий ЦАП, выполненный по КМОП технологии. Предназначена для преобразования параллельного 10-разрядного двоичного кода на цифровых входах в ток на аналоговом выходе, который пропорционален значениям кода и (или) опорного напряжения.

Назначение выводов микросхемы:

DB0-DB9- цифровые входы;

Roc - внутренний регистр обратной связи;

Uref - опорное напряжение;

Roc - вывод резистора обратной связи;

GND - выход ЦАП «земля»

OUT- аналоговый выход.

3.13 Аналого-цифровой преобразователь

Микросхемы представляют собой функционально законченный 10-разрядный АЦП, сопрягаемый с микропроцессором. Обеспечивает преобразование как однополярного напряжения (вывод 15 соединяется с выводом 16) в диапазоне 0...9,95 В, так и биполярного напряжения в диапазоне -4,975...+4,975 В в параллельный доичный код

Назначение выводов:

D0-D9 - цифровой выход;

RAD - готовность данных;

CIV, CVU - напряжение питания;

*W - аналоговый вход;

0V*,0V#- аналоговая «земля», цифровая «земля»;

СО,СО - гашение и преобразование, управление сдвигом нуля.

3.14 Емкостной преобразователь

Схема ЕП выполнена с ИП в цепях постоянного тока. Для схем с ИП выходными величинами являются амплитуда и фаза напряжения, снимаемого с ИП.

С3,С4 - емкость ИП;

Zвх - входной импеданс усилителя;

Uвых - напряжение источника питания;

R2,R3 - сопротивление нагрузки.



4 Программирование микросхем на заданные режимы работы

4.1 Программирование микросхемы КР580ВВ51А

Микросхема УСАПП (КР580ВВ51А) программируется на выполнение почти всех применяющихся в настоящее время протоколов последовательной передачи и работает в двух режимах: синхронном и асинхронном. Программирование на тот или иной режим работы выполняется записью в соответствующие регистры слов инструкции режима, служебных синхросимволов и инструкции команды. Формат инструкции режима для синхронного вида работы представлен на рисунке 1.

Рисунок 1 - Форматы инструкции режима для синхронного вида работы

Запрограммируем микросхему на режим синхронной передачи. Формат управляющего слова в режиме синхронной передачи представлен на рисунке 2. После записи в микросхему инструкции режима, синхросимволов, инструкции команды и данных передатчик не начнет передачу до тех пор, пока на входе CTS не установится напряжение низкого уровня. Если на входе CTS установилось напряжение низкого уровня и в разряд D0 инструкции команды записана 1, то передатчик начинает трансляцию по выходу TxD со скоростью синхроимпульсов, поступающих на вход TxC.

Рисунок 2 - Формат управляющего слова в режиме синхронной передачи

Запрограммируем микросхему на режим синхронного приема с внутренней синхронизацией. Формат управляющего слова в режиме синхронного приема с внутренней синхронизацией представлен на рисунке 3. В этом режиме работа микросхемы начнется с поиска синхросимволов. Информация принимается по входу RxD на первый регистр приемника и непрерывно сравнивается с содержимым регистра первого синхросимвола. Если содержимое двух регистров не одинаково, то регистр приемника принимает следующий бит информации и сравнение повторяется. Когда содержимое сравниваемых регистров становится одинаковым, УСАПП заканчивает поиск и переходит в режим синхронизации. При этом, если не запрограммирован контроль по четности (нечетности), на выводе SYNDET/BD, работающем как выход, во время приема последнего бита синхросимвола с задержкой на 24 Тс относительно фронта сигнала RxC устанавливается напряжение высокого уровня, сигнализируя внешнему устройству о том, что произошел захват синхронизации. Если УСАПП запрограммирован на работу с двумя синхросимволами или с контролем по четности (нечетности), то указанная выше ситуация произойдет во время приема последнего бита синхросимвола или бита контроля соответственно.



Рисунок 3 - Формат управляющего слова в режиме синхронного приема с внутренней синхронизацией

4.2 Программирование микросхемы КР580ВН59

В процессе работы программируемого контроллера прерываний можно изменять алгоритмы обслуживания прерываний. Это осуществляется с помощью системы команд инициализации СКИ и рабочих приказов СКО.

После включения питания каждый контроллер необходимо запрограммировать двумя или тремя командами инициализации СКИ, которые определяют наличие в системе одного или нескольких контроллеров, начальные адреса подпрограмм обслуживания и размещение подпрограмм в памяти через 4 или 8 байт. Последовательность инициализации определяется первой командой СКИ1 и для каждого контроллера её необходимо закончить до поступления от внешних устройств запросов прерываний. Во время инициализации, которая выполняется с запрещенными прерываниями процессора, сбрасываются схемы фиксации сигналов IRQ , регистры запросов прерываний, регистры обслуживаемых прерываний, а так же триггеры специальной маски и считывания состояний. Входу IRQ7 автоматически присваивается низший приоритет, а входу IRQ 0 - высший. Формат приказов инициализации приведен на рисунке 6. В приказе СКИ1 бит Ф определяет интервал адресов, а бит Е идентифицирует наличие в системе одного или нескольких контроллеров ПКП. Поле А7-А5 указывает начальный адрес подпрограмм. Команда СКИ2 содержит старший байт начального адреса области памяти. В системе с несколькими ПКП необходима команда СКИ3, определяющая их взаимодействие.



Рисунок 4 - Формат приказов инициализации

После инициализации контроллер готов воспринимать запросы на входах IRQ0-IRQ7 в режиме вложенных прерываний. Каждая подпрограмма обслуживания в режиме вложенных прерываний должна заканчиваться командой неадресуемого конца прерываний. При наличии в системе нескольких ПКП каждый из них программируется автономно. Последовательность инициализации определяет адреса подпрограмм для всех входов IRQ. Эту функцию выполняет команда СКИ3, которая сообщает ведущему контроллеру какие его входы подключены к ведомым ПКП, а каждому ведомому к какому входу IRQ ведущего контроллера подключен его выход INT.

Команды инициализации позволяют запрограммировать любой из подключенных к системе ПКП для работы в режиме вложенных прерываний. Для задания других режимов работы необходимо дополнительное программирование БИС с помощью рабочих приказов СКО.

Для разработанной МПС формат приказов инициализации представлен на рисунке 7.

Рисунок 5 - Формат приказов инициализации для разработанной МПС

4.3 Программирование микросхемы КР580ВТ57

Программирование контроллера прямого доступа к памяти осуществляется путём загрузки в него специальных управляющих слов. Разряд A3 позволяет различить регистры каналов при А3 = 0, а при А3 = 1 - регистр установки режима (работает только на запись), и регистр состояния каналов (работает только на чтение).

Три младших разряда А0-А2 указывают конкретный регистр канала. Если адресуется регистр установки режима или регистр состояния каналов, то разряды А0-А2 должны быть установлены в 0. Когда адресуется регистр канала, разряд А0 позволяет различить регистры адреса ПД (при А=0) и числа циклов (при А=1). Разряды Al, A2 позволяют определить номер канала. Коды выборки регистров приведены в таблице 3.

Таблица 3 - Коды выборки регистров

Регистр	Байт	Адресные входы	Двунаправленная шина данных
		А3	А2	А1	А0	D7	D6	D5	D4	D3	D2	D1	D0
Адрес ПД в канале 0	мл. ст.	0 0	0 0	0 0	0 0	А7 А15	А6 А14	А5 А13	А4 А12	А3 А11	А2 А10	А1 А9	А0 А8
Число циклов ПД в канале 0	мл. ст.	0 0	0 0	0 0	1 1	С7 ЧТ	С6 ЗП	С5 С13	С4 С12	С3 С11	С2 С10	С1 С9	С0 С8
Адрес ПД в канале 1	мл. ст.	0 0	0 0	1 1	0 0	То же, что и для канала 0
Число циклов ПД в канале 1	мл. ст.	0 0	0 0	1 1	1 1
Адрес ПД в канале 2	мл. ст.	0 0	1 1	0 0	0 0	То же, что и для канала 0
Число циклов ПД в канале 2	мл. ст.	0 0	1 1	0 0	1 1
Адрес ПД в канале 3	мл. ст.	0 0	1 1	1 1	0 0	То же, что и для канала 0
Число циклов ПД в канале 3	мл. ст.	0 0	1 1	1 1	1 1
Установка режима (только программируется)	---	1	0	0	0	А3	КС-стоп	УЗ	ЦСП	РК3	РК2	РК1	РК0
Состояние (только читается)	---	1	0	0	0	0	0	0	ФОД	ТС3	ТС2	ТС1	ТС0

AЗ - автозагрузка, УЗ - удлиненная запись, ЦСП - цикличный сдвиг приоритетов, РК - разрешение канала, ФОД - флаг обновления данных, А0-А15 - начальный адрес, С0-С13 - число циклов, ЧТ - чтение ПД, ЗП - запись ПД

4.4 Программирование микросхемы КР580ВВ55А

Обмен информацией между магистралью данных МПС и микросхемой КР580ВВ55А осуществляется через 8-разрядный двунаправленный трёхстабильный канал данных. Для связи с периферийными устройствами используются 24 линии ввода/вывода, сгруппированные в три 8-разрядных канала А, В, С. Направление передачи информации и режимы работы каналов определяются программным способом.

Режим работы каждого из каналов определяется содержимым регистра управляющего слова (РУС). Произведя запись управляющего слова в РУС, можно перевести микросхему в один из трёх режимов работы:

режим 0, простой ввод или вывод через А, В, С;

режим 1, стробируемый ввод или вывод через А, В;

режим 2, стробируемый ввод/вывод через двунаправленный А.

При подаче сигнала SR РУС устанавливается в состояние, при котором все каналы настраиваются на работу в режиме 0 для ввода информации. Режим работы каналов можно изменять как в начале, так и в процессе выполнения программы, что позволяет обслуживать различные периферийные устройства в определенном порядке одной микросхемой. Формат управляющего слова, определяющего режимы работы каналов, приведён на рисунке 4.

Запрограммируем микросхему на режим 1. Формат управляющего слова приведен на рисунке 5.

Рисунок 6- Формат управляющего слова программируемого параллельного интерфейса

Рисунок 7 - Формат управляющего слова в режиме 1



4.5 Программирование микросхем К1113ПВ1А и К572ПА1А

По заданию курсового проекта необходимо осуществить ввод данных с емкостного преобразователя (ЕП), а вывод данных - на стрелочный вольтметр.

Внешнее устроиство АЦП (А1),приготовив данные, подает к ЦП (DD2) сигнал прерывания и тот считывает эти данные, выполняя процедуру прерывания. Прерывание происходит по следующему алгоритму.

АЦП (А1) принимает аналоговые данные с выхода ЕП, преобразовывает эти данные в цифровой код и выставляет на выводы D0-D9 цифровой код. Микросхема АЦП (А1) готова передавать код по ШД МПС в ЦП (DD2). Вывод RAD c выхода АЦП (А1) посылает по ШУ сигнал готовности передачи. Сигнал логического нуля поступает на вход управляющего сигнала подтверждения прерывания INTA контроллера прерываний (DD8), то на выходе INT микросхемы DD8 формируется сигнал логической единицы. Сигнал от ведущего контроллера прерывания поступает на соответствующий вход ЦП (DD2). В последнем такте последнего машинного цикла ЦП (DD2) проверяет сигнал на входе запроса на прерывание INT и в случае, если прерывания разрешены, то ЦП (DD2) по запросу микросхемы контроллера прерываний (DD8) переходит в режим прерывания. Однако если в процессе выполнения программы была выполнена команда DI, о чем свидетельствует сигнал логического нуля на выходе INTE ЦП, то запрос на прерывание микропроцессором будет проигнорирован, и он продолжит свою работу в текущем режиме.

В первом машинном такте первого машинного цикла прерывания ЦП (DD2) формирует байт состояния. Системный контроллер (DD5) защелкивает его в свой внутренний регистр и формирует первый сигнал подтверждения прерывания INTA. После получения сигнала INTA микросхема контроллера прерываний (DD8) выставляет на ШД код команды CALL. В первом машинном цикле ЦП (DD2) расшифровывает код посылаемой команды и по соответствующему адресу переходит к выполнению программы обработки прерывания.

Во втором и третьем машинном цикле SC (DD5) формирует еще два сигнала INTA, которые позволяют ведомой микросхеме контроллера прерываний (DD8) передать на ШД шестнадцатиразрядный адрес подпрограммы обслуживания прерываний. Причем сначала по второму сигналу INTA передается младший байт адреса, а затем по третьему сигналу INTA передается старший байт.

В процессе выполнения команды CALL в стек записывается текущее значение программного счётчика, а в программный счётчик записывается принятый от контроллера прерываний DD8 адрес подпрограммы. При необходимости запоминается содержимое внутренних регистров. Далее ЦП переходит на подпрограмму обработки прерывания.

После сигнала разрешения считывания из внешнего устройства RDIO системного контроллера (DD5), поступившего на вход RAD АЦП (А1), данные с выходов D0-D9 поступают в ШД МПС.

КПДП (DD20) формирует сигнал логической единицы на выходе HRQ, который далее подается на вход HLD ЦП (DD2). Запрос на прямой доступ к памяти какого-либо внешнего устройства, выражается в подаче сигнала логической единицы на один из входов DRQ контроллера прямого доступа к памяти (DD20).

Во втором такте машинного цикла проверяется сигнал HLD. Если получен сигнал логической единицы, то ЦП (DD2) переходит в режим захвата, для передачи управление ШД и ША контроллеру прямого доступа к памяти (DD20). ЦП (DD2) также формирует сигнал логической единицы на выходе HLDA (разрешение на прямой доступ к памяти). При выполнении циклов чтения или ввода процессор подтверждает захват в начале такта Т3 по окончании чтения. В циклах записи и вывода это осуществляется в такте, следующем за Т3, по окончании записи.

Сигнал логической единицы с выхода HLDA поступает на контроллер прямого доступа к памяти (DD20). После этого контроллер прямого доступа к памяти (DD20) выставляет сигнал логической единицы на выход АЕ, который поступает на входы ОЕ буфера шины адреса (DD3, DD3) и на вход BUSEN системного контроллера (DD5). Таким образом, БША (DD3, DD4) и SC (DD5) переходят в высокоимпедансное состояние. Сигнал АЕ через инвертор посылается на вход ОЕ буферного регистра (DD19).

Далее на выходы А0-А7 выдается код младших разрядов адреса ячейки памяти, с которой необходимо провести обмен данными, а код старших разрядов - на выходы D0-D7. Выдача старших разрядов адреса сопровождается сигналом логической единицы на выходе STB, который поступает на вход STB буферного регистра (DD19), после чего старшие разряды адреса записываются в нем. Далее на выходах КПДП (DD20) формируются сигналы RDIO.

Также КПДП (DD20) формирует сигналы подтверждения прямого доступа DACK0-DACK3 и при необходимости согласования быстродействия ОЗУ (DD7, DD9, DD11, DD13, DD15) и периферийного устройства с помощью сигнала RDY вводится необходимое число циклов ожидания.

После подачи на вход WR ЦП логического нуля, указывая на то, что данные будут выставляться на ШД МПС. Системный контроллер (DD5) выдает сигнал на запись данных во внешнее устройство ЦАП (А2).

Если центральному процессору (DD2) необходимо вывести информацию на СВ, то на входы Х0-Х3 дешифратора адреса (DD21) поступает код адреса микросхемы ЦАП (А2). После получения разрешения от ЦП (DD2) схема захвата выставляет на шину адреса адрес ячейки памяти, с которой будет производиться обмен данными. После обмена данными ЦАП (А2) преобразует цифровой код в аналоговый и выставляет нужное значение на вывод OUT , через операционный усилитель поступает значение напряжения на цифровой вольтметр.



Заключение

В курсовом проекте спроектирована микропроцессорная система на основе микропроцессорного комплекта КР580. Разработана структурная схема, на которой размещены основные блоки и связи между ними, а также разработана и функциональная схема. Микропроцессорная система предполагает подключение девяти внешних устройств, для каждого из них организовано прерывание, организован режим прямого доступа к памяти, минуя центральный процессор Разработанная МПС обеспечивает ввод и вывод данных с помощью универсальных синхронно-асинхронных приемо-передатчиков в последовательной форме, последующая их обработка и хранение..

В данном курсовом проекте для работы микропроцессорной системы требуется 45 кБ постоянного запоминающего устройства, 38 кБ статического и 12 кБ динамического оперативного запоминающего устройства.

В курсовом проекте рассмотрена работа микропроцессорной системы в различных режимах работы: основной командный режим, режим прерываний, режим прямого доступа к памяти, режим останова. Для каждого из них была рассмотрена работа системы по машинным тактам и циклам.

Далее рассмотрено назначение элементов, функциональное назначение их выводов, используемых при проектировании микропроцессорной системы. Для повышения нагрузочной способности элементов схемы использовались шинные формирователи.

Спроектированная МПС позволяет обрабатывать, принимать и передавать информацию как в параллельной, так и в последовательной форме, что является достоинством данной системы в современных условиях.

Библиографический список

1. Микропроцессоры и микропроцессорные комплекты интегральных микросхем: справочник. В 2 т. Т.1. / Б. Б. Абрайтис, Н. Н. Аверьянов, А. И. Белоус и др. Под ред. В. А. Шахнова. М.: Радио и связь, 1988. 368 с.

2. Микропроцессоры: В 3 кн. Кн. 1. Архитектура и проектирование микроЭВМ. Организация вычислительных процессов. Москва. «Высшая школа». 1986.

3. Микропроцессоры: В 3 кн. Кн. 2. Средства сопряжения. Контролирующие и информационно-управляющие системы. Москва. «Высшая школа». 1986.

4. Микропроцессоры: В 3 кн. Кн. 3. Средства отладки. Лабораторный практикум и задачник. Москва. «Высшая школа». 1986.

5. Микропроцессорный комплект К1810: структура, программирование, применение. Справочная книга / Ю. М. Казаринов, В. Н. Номоконов, Г. С. Подклетнов, Ф. В. Филиппов. Под ред. Ю. М. Казаринова. М.: Высшая школа, 1990. 269 с.

6. Применение цифровых микросхем серий ТТЛ и КМОП / С. А. Бирюков. М.: ДМК, 2000. 240 с.

Размещено на Allbest.ru