О причинах, ограничивающих возможности построения арифметико-логической части (АЛУ) процессора с методически максимальным быстродействием

Рубрика	Программирование, компьютеры и кибернетика
Вид	статья
Язык	русский
Дата добавления	22.08.2020
Размер файла	48,7 K

Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

Подобные документы

• Архитектура ЭВМ

  Обобщенная структура центрального процессора. Основные характеристики и классификация устройств управления. Структура арифметико-логического устройства для сложения, вычитания и умножения чисел с фиксированной запятой. Параллельные вычислительные системы.
  
  шпаргалка [688,3 K], добавлен 24.06.2009
  

• Выполнение операций умножения и деления в ЭВМ

  Выполнение операции деления в ЭВМ. Умножение чисел, представленных в форме с плавающей запятой. Методы ускорения операции умножения. Матричный метод умножения. Деление чисел в машинах с плавающей запятой. Деление чисел с восстановлением остатков.
  
  реферат [49,4 K], добавлен 18.01.2011
  

• Особенности арифметико-логических устройств (АЛУ) с двоично-десятичными кодами (ДДК) при вычислении операций умножения и деления и поиск путей их ускорения

  Понятие двоично-десятичного кода (ДДК), его получение и использование. Изучение арифметико-логических устройств, использующихся для обработки ДДК. Алгоритмы сложения, вычитания, умножения и деления ДДК при помощи арифметико-логических устройств.
  
  контрольная работа [145,5 K], добавлен 05.09.2010
  

• Арифметико-логические устройства ЭВМ

  Разработка вычислительного устройства для умножения двоичных чисел с фиксированной запятой, без знака, представленных в прямом коде. Алгоритм операции, структурная схема АЛУ, диаграмма управляющих сигналов, функциональная схема устройства управления.
  
  контрольная работа [180,2 K], добавлен 01.10.2014
  

• Построение арифметико-логического устройства для выполнения операции умножения целых чисел

  Операционный блок микропроцессора, арифметические операции с целыми операндами. Пути увеличения производительности арифметико-логического устройства за счет параллельной обработки различных команд выполняемой программы. Сумматор частичных произведений.
  
  контрольная работа [56,5 K], добавлен 05.09.2010
  

• Конвертирование величин из одной системы исчисления в другую при помощи ЭВМ

  Тестирование арифметико-логического блока процессора на уровне двоичных форм представления данных типовыми программными средствами ЭВМ. Рассмотрение основ сложения и вычитания чисел с плавающей запятой. Описание логического и текстового типа данных.
  
  курсовая работа [1,4 M], добавлен 13.12.2014
  

• Микропрограммное устройство деления двоично-десятичных чисел с плавающей точкой

  Общая характеристика и преимущество использования двоично-десятичных чисел с плавающей точкой. Разработка цифрового автомата. Функциональное назначение выводов корпуса МК51, арифметико-логического устройства, портов. Примеры деления данных чисел.
  
  курсовая работа [719,3 K], добавлен 12.09.2015
  

• Выполнение арифметических операций над числами с фиксированной запятой

  Создание программы ввода с клавиатуры двух чисел в 9-ричной системе счисления размером с слово, выполнение над ними деления и вывода результата в исходной системе счисления. Программа предусматривает контроль вводимой информации и результат операции.
  
  лабораторная работа [11,3 K], добавлен 13.02.2009
  

• Цифровой автомат деления двоичных чисел

  Проектирование цифрового автомата для выполнения арифметической операции деления двоичных чисел, алгоритм работы. Числа с плавающей запятой. Типы элементов памяти управляющего автомата JK-триггер, не имеющего запрещенных состояний на основных входах.
  
  курсовая работа [747,4 K], добавлен 25.03.2012
  

• Синтез управляющего автомата с жесткой логикой, реализующего функцию умножения, начиная с младших разрядов множителя

  Определение функций выходных сигналов и сигналов возбуждения. Построение функциональной схемы управляющего автомата. Способы выполнения операции умножения с фиксированной и с плавающей запятой. Получение функциональной ГСА. Кодирование состояния автомата.
  
  курсовая работа [60,9 K], добавлен 15.02.2011
  

• Разработка структуры процессора

  Выполнение операции умножения над числами с фиксированной точкой со сдвигом суммы частичных произведений вправо. Разработка структуры центрального процессора при выполнении двухадресной команды со следующими способами адресации: прямая и регистровая.
  
  курсовая работа [459,5 K], добавлен 25.03.2012
  

• Проектирование модуля оперативного запоминающего устройства

  Расчет статического модуля оперативной памяти и накопителя. Построение принципиальной схемы и временной диаграммы модуля оперативного запоминающего устройства. Проектирование арифметико-логического устройства для деления чисел с фиксированной точкой.
  
  курсовая работа [3,2 M], добавлен 13.06.2015
  

• Проектирование цифрового автомата по выполнению арифметических операций

  Изучение принципа работы цифрового автомата для сложения двоичных чисел, представленных в форме с фиксированной запятой, на базисе алгебры Буля. Правила построения операционных и функциональных схем отдельных устройств, логических систем и функций.
  
  курсовая работа [1,2 M], добавлен 24.01.2014
  

• Блок сложения двоичных чисел

  Разработка алгоритма работы блока сложения дробных двоичных чисел в обратном модифицированном коде с фиксированной запятой. Определение состава узлов и управляющих сигналов блока по схеме электрической функциональной, описание его принципа работы.
  
  реферат [415,8 K], добавлен 29.11.2010
  

• Разработка алгоритма и программы на ассемблере

  Анализ технического задания. Разработка программы по вычислению функции на языке ассемблер для микропроцессора Кр580ВМ80. Алгоритмы программного умножения, деления, сложения, вычитания и сдвига влево многобайтных чисел. Расчет времени работы программы.
  
  курсовая работа [88,2 K], добавлен 19.09.2012
  

• Разработка вычислительного устройства для выполнения операции умножения двоичных чисел

  Теоретическое изучение системы проведения арифметических операций над двоичными числами. Создание описания операций умножения и блок-схемы алгоритма её выполнения. Определение набора управляющих сигналов и синтез схемы арифметико-логического устройства.
  
  курсовая работа [169,3 K], добавлен 25.12.2012
  

• Последовательный 16-ти разрядный сумматор

  Разработка 16-ти разрядного последовательного сумматора двоичных чисел с фиксированной запятой с низкой потребляемой мощностью. Обеспечение преобразования результата в код Грея и индикации в десятичном коде. Проектирование средства встроенного контроля.
  
  курсовая работа [245,4 K], добавлен 16.06.2009
  

• Разработка и анализ характеристик генератора случайных чисел на основе магнитометров

  Анализ способов построения генераторов случайных чисел для криптографических задач. Анализ генератора случайных чисел на основе магнитометров. Анализ статистических свойств двоичных последовательностей, полученных путем квантования данных магнитометра.
  
  дипломная работа [2,5 M], добавлен 06.05.2018
  

• Проектирование задающего генератора пачек прямоугольных импульсов на микропроцессоре

  Разработка программно управляющего задающего генератора пачек прямоугольных импульсов на микропроцессоре. Составление алгоритма и написание программы генерирования импульсов определённой длительности. Расчет временных соотношений и анализ погрешностей.
  
  дипломная работа [3,2 M], добавлен 26.12.2011
  

• Модель генератора последовательности случайных чисел

  Проверка работоспособности, оценка качества, надежности функционирования и определение статистических параметров вычислительных устройств. Особенности построения программной модели системы обработки информации, содержащей мультиплексный канал и ЭВМ.
  
  курсовая работа [1,1 M], добавлен 30.10.2013
  

• главная
• рубрики
• по алфавиту
• вернуться в начало страницы
• вернуться к началу текста
• вернуться к подобным работам