JK-триггер. Цифровые регистры

Размещено на http://www.allbest.ru/

3

Размещено на http://www.allbest.ru/

Содержание

триггер регистр микропроцессор программное управление

1. JK-триггер. Логическая структура триггера. УГО и таблица состояний триггера. Особенности работы триггера

2. Регистры. Назначение и классификация. Регистр сдвига. Логическая структура, УГО, принцип работы

3. Принцип программного управления ЭВМ

Решение задания №4

Решение задания №5

Литература

1. JK-триггер. Логическая структура триггера. УГО и таблица состояний триггера. Особенности работы триггера

Триггером называется устройство, имеющее два устойчивых состояния и сохраняющее любое из них сколь угодно долго после снятия внешнего воздействия, вызвавшего переход триггера из одного состояния в другое. Поэтому говорят, что триггер обладает памятью. Основу любого триггерного устройства составляет элементарная ячейка памяти на двух инверторах с кольцом положительной обратной связи, называемая защелкой (рис. 1). По функциональному признаку различают RS-триггеры,D-триггеры,T-триггеры иJK-триггеры, а также их комбинации.

JK-триггер выполняет наиболее универсальные функции (J-jerk - резкое движение, толчок; K-kill - ликвидировать). Он строится на базе RS-триггера с динамическим тактовым входом, но, в отличие от него, в JK-триггере устранено запрещенное состояние при J=K=1. При совпадении единиц на информационных входах J иK, он работает в счетном режиме (режим переключения), т.е. меняет свое состояние на противоположное при каждом новом такте. Логическая 1 на входе Jустанавливает триггер в состояние единицы (режим записи 1, установка). Логическая 1 на входе Kпереводит триггер в состоя-Рис.1 Элементарная ячейка памятиние логического нуля (режим записи 0, сброс) при наличии тактирования. При наличии логических нулей на входах J иKтактовый импульс не меняет состояния триггера (режим хранения). Алгоритм функционирования JK-триггера можно представить формулой:

Также эти триггеры подразделяются на универсальные и комбинированные. Универсальный JK-триггер имеет два информационных входа J и K. По входу J триггер устанавливается в состояние Q=1, /Q=0, а по входу K-в состояние Q=0, /Q=1. Комбинированный JK-триггер отличается от универсального наличием дополнительных асинхронных входов S и R для предварительной установки триггера в определенное состояние (логической 1 или 0). Таблица истинности универсальногоJK-триггера представлена на рис.2. Из таблицы хорошо видно, что при наличии единиц на обеих входах триггера при подаче управляющего сигнала, он меняет свое состояние на противоположное.УГО JK-триггера представлено на рис.3.

Таблица состояний универсального JK-триггера

Рис.3 УГО JK-триггера Рис.4 Логическая структура JK-триггера

В интегральной схемотехнике применяются только синхронные JK-триггеры в силу жестких требований к длительности входных сигналов для асинхронного варианта. На рис.4 представлена логическая структура JK-триггера. Элементы временной задержки в данной схеме играют роль стабилизаторов состояний триггера, и непосредственно на его функциональные свойства не влияют.

Универсальность JK-триггера имеет двойственный характер и обуславливается возможностью использования его в счетчиках, регистрах, делителях частоты и др., а также он может выполнять функции RS-, Т- и D-триггеров (реализуется путем определенного соединения выводов).

Так, для получения T-триггера достаточно объединить вход J и K и подавать на них входные импульсы. Это будет вариант синхронного T-триггера. В асинхронном варианте T-триггера на входы J и K подают сигнал логической единицы, а входные импульсы поступают на вход синхронизации (рис.5).

Рис.5 Использование JK-триггера в качестве: а - D-триггера; б - асинхронного T-триггера; в - синхронного T-триггера

Рассмотренные JK-триггеры являются одноступенчатыми.Однако более устойчивыми в работе являются двухступенчатые триггеры, поскольку обе ступени тактируются поочередно, что предупреждает паразитную генерацию в схеме.

2. Регистры. Назначение и классификация. Регистр сдвига. Логическая структура, УГО, принцип работы

Цифровые регистры - это устройства, предназначенные для хранения и преобразования многоразрядных двоичных чисел. Запоминающими элементами регистра являются триггеры, число которых равно разрядности хранимых чисел. Кроме триггеров регистры содержат также комбинационные схемы, предназначенные для ввода и вывода хранимых чисел, преобразования их кодов, сдвига кодов на то или иное число разрядов. Информация в регистрах хранится, как правило, в течение некоторого количества тактов.

Различают параллельные регистры (регистры памяти), последовательные регистры (регистры сдвига), параллельно-последовательные регистры (например, ввод в параллельном коде, вывод - в последовательном и наоборот).

В регистрах памяти число вводится (выводится) за один такт, а в регистрах сдвига - за n тактов, где n - разрядность чисел.

По способу ввода-вывода регистры подразделяются на однофазные и парафазные. В однофазных ввод (и вывод) производится только в прямом или только в обратном коде, в парафазных возможен ввод и вывод как в прямом, так и в обратном кодах.

В параллельных регистрах можно производить поразрядные логические операции с хранимым числом и вновь вводимым. Вид логических операций зависит от типа триггеров, составляющих регистр, и комбинации сигналов управления.

Рис.5 Регистр хранения на D-триггерах

Регистры сдвига применяются для преобразования последовательного кода в параллельный (и обратно), для умножения и деления многоразрядных чисел и т. д.

Перед тем, как рассмотреть регистр сдвига имеет смысл остановиться на устройстве регистра хранения. Структура регистра хранения на D-триггерах представлена на рис.5. Каждый триггер служит для хранения одного разряда числа. Вход R служит для установки триггеров в нулевое состояние перед записью информации. Входное двоичное число подается на входы D0-D2 и при подаче импульса на вход Св триггеры записывается этот код, т. е. информация. Эта информация может храниться сколь угодно долго, если на вход С не поступают импульсы. Информация может выводиться как в прямом (с прямых выходов триггеров), так и в инверсном коде (с инверсных выходов).

Другая разновидность регистров - регистр сдвига. Его структура представлена на рис.6. Как видно из рисунка, в регистре сдвига также объединяются входы R и C триггеров. Перед записью информации регистр устанавливается в нулевое состояние. Информация подается на D-вход первого триггера. При подаче импульса на вход С бит информации (лог. 0 или лог. 1) записывается в триггер. При подаче следующего импульса этот бит записывается в следующийтриггер.

Рис.6 Регистр сдвига на D-триггерах стру от первого триггера к последнему

При этом в первый триггер записывается следующий бит информации и т. д. Другими словами, при воздействии тактовых импульсов информация продвигается по регистру. При заполнении всех триггеров число в параллельном коде можно вывести с выходов Q0-Q2. При этом первый бит информации будет присутствовать на выходе Q2, второй - на выходе Q1 и т. п.

Схемы на рисунках 5 и 6 можно объединить. Если между входами и выходами триггеров поставить схемы электронных переключателей, то при воздействии управляющего сигнала регистр можно переводить из последовательного в параллельный и наоборот.

Показанный на рисунке регистр сдвигает информацию только в одну сторону. Такие регистры называют регистром со сдвигом вправо или регистр со сдвигом влево, в зависимости от направления сдвига информации. Существуют регистры, сдвигающие информацию в обе стороны. Направление сдвига определяется управляющим сигналом, подаваемым на специальный вход.УГО регистра сдвига приведено на рис.7 на примере четырехразрядного регистра сдвига с асинхронным входом установки в "0".

Рис.7 УГО четырехразрядного регистра сдвига с асинхронным входом установки в "0"

3. Принцип программного управления ЭВМ

Принцип программного управления (ППУ) впервые был сформулирован Венгерским математиком и физиком Джоном фон Нейманом, при участии Гольцтайна и Берца в 1946 году и стал стандартом для построения практически всех ЭВМ. ППУ включает в себя несколько архитектурно - функциональных принципов:

1. Любой алгоритм представляется в виде некоторой последовательности управляющих слов - команд. Каждая отдельная команда определяет простой (единичный) шаг преобразования информации.

2. Принцип условного перехода. В процессе вычислений в зависимости от полученных промежуточных результатов возможен автоматический переход на тот или иной участок программы.

3. Принцип хранимой программы. Команды в ЭВМ представляются в такой же кодируемой форме, как и любые данные и хранятся в таком оперативном запоминающем устройстве (ОЗУ). Это значит, что если рассматривать содержимое памяти, то без какой-то команды невозможно различить данные и команды. Следовательно, любые команды можно принципиально обрабатывать как данные (информация в ЭВМ отличается не представлением, а способом ее использования). Для доступа к программам, командам и операндам используются их адреса. В качестве адресов выступают номера ячеек памяти ЭВМ, предназначенных для хранения объектов.

4. Принцип двоичного кодирования. Информация (команды и данные: числовая, текстовая, графическая и т.п.) кодируется двоичными числами 0 и 1. Каждый тип информации имеет форматы - структурные единицы информации, закодированные двоичными цифрами 0 и 1. (Обычно все форматы данных, используемые в ЭВМ, кратны байту, т.е. состоят из целого числа байтов).

5. Принцип иерархии запоминающих устройств (ЗУ).

Теперь, основываясь на указанных выше принципах, рассмотрим программное управление ЭВМ.

Последовательность битов в формате, имеющая определенный смысл, называется полем. Например, в каждой команде программы различают поле кода операций, поле адресов операндов. Применительно к числовой информации выделяют знаковые разряды, поле значащих разрядов чисел, старшие и младшие разряды.

Память машины можно представлять себе как длинную страницу, состоящую из отдельных строк. Каждая такая строка называется ячейкой памяти, и в свою очередь, разделяется на разряды. Содержимым любого разряда может быть либо 0, либо 1. Значит, в любую ячейку памяти записывается некоторый набор нулей и единиц машинное слово. Все ячейки памяти занумерованы. Номер ячейки называют её адресом.

Наличие у каждой ячейки адреса позволяет отличать ячейки друг от друга, обращаться к любой ячейке, чтобы записать в неё новую информацию или извлечь ту информацию, которая в ней хранится.

Принцип работы большинства ЭВМ во многом схож. ЭВМ выполняет без участия человека не только одну команду, но и длинную последовательность команд (программа (для ЭВМ) это упорядоченная последовательность команд, подлежащая обработке (стандарт ISO 2382/1-84)) . В этом и состоит один из основных принципов работы ЭВМ - принцип программного управления.

Каждая команда кодируется некоторой последовательностью из нулей и единиц и помещается, как и число, в одной ячейке оперативной памяти. Команда состоит из двух частей: кодовой и адресной. Кодовая часть команды указывает, какое действие должно быть выполнено, а адресная определяет расположение в памяти компьютера исходных данных и результата.

Общий вид команды машины может быть таким: К А1 А2 А3, где К - код действия, а А1, А2, А3 - адреса ячеек памяти (на каждый адрес отводится по три разряда). Для выполнения команд служит специальное арифметико-логическое устройство (АЛУ). Оно состоит из двух особых ячеек - счётчика команд и регистра команд, а также сумматора. При выполнении ЭВМ программы в счётчик команд последовательно заносятся номера ячеек, где содержатся исполняемые команды, сами команды помещаются в регистр команд, а в сумматоре происходят арифметические действия. Сумматор также имеет свою ячейку - для промежуточных результатов вычислений. Команды в современных ЭВМ могут занимать несколько ячеек памяти.

КОМАНДЫ ПРОЦЕССОРА

1. АРИФМЕТИЧЕСКИЕ ОПЕРАЦИИ - это такие операции, как сложение, вычитание, умножение, деление и другие.

2. ЛОГИЧЕСКИЕ ОПЕРАЦИИ - это такие операции, как сравнение, отредактировать и отметить, логическое Ии логическое ИЛИ, исключение, проверка по маске и прочее.

3. ОПЕРАЦИИ ВВОДА-ВЫВОДА - это такие операции, как начать, остановить, опросить устройства ввода-вывода, опросить каналы и так далее.

4. ОПЕРАЦИИ ПЕРЕКЛЮЧЕНИЯ СОСТОЯНИЯ - это такие операции, как проверить и установить, загрузить реальные адреса и так далее.

В основе любой ПЭВМ(персональной ЭВМ) лежит использование микропроцессоров. Микропроцессор является "мозгом" компьютера. Он осуществляет выполнение программ, работающих на компьютере, и управляет работой остальных устройств компьютера.

Основными характеристиками микропроцессора являются быстродействие и разрядность. Быстродействие - это число выполняемых операций в секунду. Разрядность характеризует объём информации, который микропроцессор обрабатывает за одну операцию: 8-разрядный процессор за одну операцию обрабатывает 8 бит информации, 32-разрядный - 32 бита. Скорость его работы во многом определяет быстродействие компьютера. В IBM PC используются микропроцессоры, разработанные фирмой Intel, или совместимые с ними процессоры других фирм.

Любую задачу компьютер разбивает на отдельные логические операции, производимые над двоичными числами, причем в одну секунду осуществляются сотни тысяч или миллионы таких операций. Сложение, вычитание, умножение и деление элементарные операции, выполняемые А Л У ЭВМ. Полный набор таких операций называют системой команд, а схемы их реализации составляют основу АЛУ. Помимо арифметического устройства АЛУ включает и логическое устройство, предназначенное для операций, при осуществлении которых отсутствует перенос из разряда в разряд. Иногда эти операции называют логическое Ии логическое ИЛИ. Все операции в АЛУ производятся в регистрах - специально отведенных ячейках АЛУ. Время выполнения простейших операций определяется минимальным временем сложения двух операндов, находящихся в регистрах. В случае, если одно или оба слагаемых находятся вне регистра, а в запоминающем устройстве (ЗУ), то учитывается также время пересылки слагаемых в регистры и время записи полученной суммы в ЗУ. В большинстве современных микропроцессоров это время составляет от нескольких сотен наносекунд до нескольких микросекунд.

УУ - устройство управления, управляет процессом обработки и обеспечивает связь с внешними устройствами.

РЕГИСТРЫ - внутренние носители информации микропроцессора. Это внутренняя память процессора. Регистров - три. Один хранит команды или инструкции, два других данные. В соответствии с командами процессор может производить сложение, вычитание или сопоставление содержимого регистров данных.

Процессор начинает работу после того, как программа записана в память ЭВМ, а в Счетчик Команд записан адрес первой команды программы. Работу процессора можно описать следующим циклом: НЦ > чтение команды из памяти по адресу, записанному в СК > увеличение СК на длину прочитанной команды > выполнение прочитанной команды КЦ. После чтения очередной команды процессор увеличивает СК на длину команды. Поэтому при следующем выполнении тела цикла процессор прочтет и выполнит следующую команду программы, потом еще одну и т.д. Цикл закончится, когда встретится и будет выполнена специальная команда "стоп".

В итоге ЭВМ автоматически, без участия человека, команда за командой выполнит всю команду целиком.

Автоматизм работы процессора, возможность выполнения длинных последовательностей команд без участия человека - одна из основных отличительных особенностей ЭВМ как универсальной машины обработки информации.

Решение задания № 4

Выполните операцию сложения в дополнительном коде, представив приведенные слагаемые в двоичном виде

Согласно правилам суммирования двоичных чисел, отрицательные числа необходимо представить в дополнительном коде, в то время как положительное число свое изображение не изменяет

1. -13+21=8

Представим слагаемые в двоичном виде:

Выберем длину разрядной сетки. Т.к. 32=2⁵, понадобится пять бит. С учетом добавления знакового разряда сетка станет шестибитной.

Число 21 является положительным, поэтому своего изображения не изменит.

Запишем его в сетку с учетом знакового разряда:

Запишем число 13 в сетку:

Приведем «-13» к отрицательному коду путем инвертирования значений разрядов:

А после к дополнительному путем добавления единицы к младшему разряду:

Приведем слагаемые к сумме:

Знаковые разряды также участвуют в сложении, единица переноса при сложении в дополнительных кодах отбрасывается. В полученном результате знаковый разряд содержит «0», что говорит о том, что результат представлен в прямом коде и он положительный. Преобразуем двоичную сумму в десятичное число и выполним проверку: 1000₂=8₁₀. Верность вычислений подтверждается выражением -13+21=8.

2. -21+13=-8

По аналогии с первым примером, представим слагаемые в двоичном виде:

Длину разрядной сетки мы выбрали равной шести битам (диапазон 0…31 плюс знаковый разряд). Запишем положительное число 13 в разрядную сетку:

Запишем число 21 в сетку:

Приведем число -21 к обратному коду:

И к дополнительному:

Приведем слагаемые к сумме:

Единица в знаковом разряде результата свидетельствует о том, что полученное число отрицательное и представлено в дополнительном коде. Преобразуем результат в прямой код и выполним проверку:

Действительно, 1000₂=8₁₀. В нашем случае -8. -21+13=-8. Вычисления верны.

Решение задания № 5

1) Запишите логическую функцию в СДНФ (табл.3);

2) Минимизируйте логическую функцию с помощью карт Карно;

3) Составьте логическую схему в базисе И, ИЛИ, НЕ для неминимизированной и минимизированной функций.

Решение

1.

По таблице истинности запишем логическую функцию в СДНФ:

и минимизируем ее с помощью карты Карно. В нашем случае это прямоугольник, разбитый на 2³ клеток, степень двойки означает количество переменных в данной функции:

По карте Карно выделим общие части каждого контура и запишем минимизированную функцию:

Логические схемы для неминизированной и минимизированной функций приведены на рисунках 8 и 9 соответственно.

Рис.8 Логическая схема для неминимизированной функции

Рис.9 Логическая схема для минимизированной функции

Решение № 5 исправленное

При выделении общих частей каждого контура по карте Карно была допущена ошибка добавлением ошибочного контура. Верный вариант имеет вид:

Тогда логическая схема для минимизированной функции преобразуется и примет истинный вид:

Рис.10 Логическая схема для минимизированной функции

Список используемых источников

1. Шарапов А.В. Микроэлектроника: Учебное пособие. - Томск: Томский межвузовский центр дистанционного образования, 2007

2. Угрюмов Е.П. Цифровая схемотехника: Учеб. Пособие для вузов. - 2-е изд., перераб. и доп. - СПб.: БХВ-Петербург, 2005. - 800с.: ил.

3. Глинкин Е.И., Глинкин М.Е. Схемотехника микропроцессорных средств. Тамбов: Изд-во Тамб. гос. техн. ун-та, 2005. 148 с.

4. Зельдин Е.А. Триггеры. - М.: Энергоатомиздат, 1983. - 96 с., ил. - (Б-ка по автоматике; Вып. 634.)

5. Лебедев О.Н. Микросхемы памяти и их применение. - М.: Радио и связь, 1990. - 160 с.: ил. (Массовая радиобиблиотека. Вып. 1152.)

Размещено на Allbest